Automatische Testgenerierung für CMOS-Fehler durch Modifikation des FAN-Algorithmus
- Standort
-
Deutsche Nationalbibliothek Frankfurt am Main
- ISBN
-
9783884571941
388457194X
- Maße
-
30 cm
- Umfang
-
131 S.
- Sprache
-
Deutsch
- Anmerkungen
-
graph. Darst.
Literaturverz. S. 128 - 131
- Erschienen in
-
GMD-Studien / Gesellschaft für Mathematik und Datenverarbeitung ; Nr. 194
- Inhaltsverzeichnis
- Rechteinformation
-
Bei diesem Objekt liegt nur das Inhaltsverzeichnis digital vor. Der Zugriff darauf ist unbeschränkt möglich.
- Letzte Aktualisierung
-
11.06.2025, 14:24 MESZ
Datenpartner
Dieses Objekt wird bereitgestellt von:
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Beteiligte
Entstanden
- 1991
Ähnliche Objekte (12)
On-Chip-Strommessung an CMOS-Schaltungen
Testmustergenerierung mit hoher Fehlerüberdeckung für CMOS-Schaltungen
Erkennung isomorpher Switch-level-Schaltungen bei der automatischen CMOS-Layout-Generierung
Ermittlung der dynamischen Spitzenströme in CMOS-Schaltungen zur Partitionierung für den Überstromtest
Parallele Algorithmen und Anwendungen für das assoziative Prozessorsystem CAPRA
Entwurf und Implementierung eines VLSI-Zufallszahlengenerators für randomisierte Algorithmen
Entwurf, Optimierung und Implementierung gut testbarer Flip-Flops und Scan-path-Elemente in CMOS-Technik
Praxisbericht einer Systemeinführung aus Sicht von Managern, Betroffenen und Entwicklern, [...]. Der Fall A
SNAPAD system, Version 2.0.
Grundlagen der VLSI-Technik, 1
SNAPAD system, Version 3.0.
Entwurf integrierter Schaltungen, 3.. Im Wissenschaftszentrum Bonn, 13. - 14. Oktober 1987
On-Chip-Strommessung an CMOS-Schaltungen
Testmustergenerierung mit hoher Fehlerüberdeckung für CMOS-Schaltungen
Erkennung isomorpher Switch-level-Schaltungen bei der automatischen CMOS-Layout-Generierung
Ermittlung der dynamischen Spitzenströme in CMOS-Schaltungen zur Partitionierung für den Überstromtest
Parallele Algorithmen und Anwendungen für das assoziative Prozessorsystem CAPRA
Entwurf und Implementierung eines VLSI-Zufallszahlengenerators für randomisierte Algorithmen
Entwurf, Optimierung und Implementierung gut testbarer Flip-Flops und Scan-path-Elemente in CMOS-Technik
Praxisbericht einer Systemeinführung aus Sicht von Managern, Betroffenen und Entwicklern, [...]. Der Fall A
SNAPAD system, Version 2.0.
Grundlagen der VLSI-Technik, 1
SNAPAD system, Version 3.0.
Entwurf integrierter Schaltungen, 3.. Im Wissenschaftszentrum Bonn, 13. - 14. Oktober 1987
On-Chip-Strommessung an CMOS-Schaltungen
Testmustergenerierung mit hoher Fehlerüberdeckung für CMOS-Schaltungen
Erkennung isomorpher Switch-level-Schaltungen bei der automatischen CMOS-Layout-Generierung
Ermittlung der dynamischen Spitzenströme in CMOS-Schaltungen zur Partitionierung für den Überstromtest
Parallele Algorithmen und Anwendungen für das assoziative Prozessorsystem CAPRA
Entwurf und Implementierung eines VLSI-Zufallszahlengenerators für randomisierte Algorithmen
Entwurf, Optimierung und Implementierung gut testbarer Flip-Flops und Scan-path-Elemente in CMOS-Technik
Praxisbericht einer Systemeinführung aus Sicht von Managern, Betroffenen und Entwicklern, [...]. Der Fall A
SNAPAD system, Version 2.0.
Grundlagen der VLSI-Technik, 1
SNAPAD system, Version 3.0.