Automatische Testgenerierung für CMOS-Fehler durch Modifikation des FAN-Algorithmus
- Location
-
Deutsche Nationalbibliothek Frankfurt am Main
- ISBN
-
9783884571941
388457194X
- Dimensions
-
30 cm
- Extent
-
131 S.
- Language
-
Deutsch
- Notes
-
graph. Darst.
Literaturverz. S. 128 - 131
- Bibliographic citation
-
GMD-Studien / Gesellschaft für Mathematik und Datenverarbeitung ; Nr. 194
- Table of contents
- Rights
-
Bei diesem Objekt liegt nur das Inhaltsverzeichnis digital vor. Der Zugriff darauf ist unbeschränkt möglich.
- Last update
-
11.06.2025, 2:24 PM CEST
Data provider
This object is provided by:
Deutsche Nationalbibliothek. If you have any questions about the object, please contact the data provider.
Deutsche Nationalbibliothek. If you have any questions about the object, please contact the data provider.
Associated
Time of origin
- 1991
Other Objects (12)
On-Chip-Strommessung an CMOS-Schaltungen
Testmustergenerierung mit hoher Fehlerüberdeckung für CMOS-Schaltungen
Erkennung isomorpher Switch-level-Schaltungen bei der automatischen CMOS-Layout-Generierung
Ermittlung der dynamischen Spitzenströme in CMOS-Schaltungen zur Partitionierung für den Überstromtest
Parallele Algorithmen und Anwendungen für das assoziative Prozessorsystem CAPRA
Entwurf und Implementierung eines VLSI-Zufallszahlengenerators für randomisierte Algorithmen
Entwurf, Optimierung und Implementierung gut testbarer Flip-Flops und Scan-path-Elemente in CMOS-Technik
Praxisbericht einer Systemeinführung aus Sicht von Managern, Betroffenen und Entwicklern, [...]. Der Fall A
SNAPAD system, Version 2.0.
Grundlagen der VLSI-Technik, 1
Seminar Programmierumgebungen, Bd. 2
Entwurf integrierter Schaltungen, 3.. Im Wissenschaftszentrum Bonn, 13. - 14. Oktober 1987
On-Chip-Strommessung an CMOS-Schaltungen
Testmustergenerierung mit hoher Fehlerüberdeckung für CMOS-Schaltungen
Erkennung isomorpher Switch-level-Schaltungen bei der automatischen CMOS-Layout-Generierung
Ermittlung der dynamischen Spitzenströme in CMOS-Schaltungen zur Partitionierung für den Überstromtest
Parallele Algorithmen und Anwendungen für das assoziative Prozessorsystem CAPRA
Entwurf und Implementierung eines VLSI-Zufallszahlengenerators für randomisierte Algorithmen
Entwurf, Optimierung und Implementierung gut testbarer Flip-Flops und Scan-path-Elemente in CMOS-Technik
Praxisbericht einer Systemeinführung aus Sicht von Managern, Betroffenen und Entwicklern, [...]. Der Fall A
SNAPAD system, Version 2.0.
Grundlagen der VLSI-Technik, 1
Seminar Programmierumgebungen, Bd. 2
Entwurf integrierter Schaltungen, 3.. Im Wissenschaftszentrum Bonn, 13. - 14. Oktober 1987
On-Chip-Strommessung an CMOS-Schaltungen
Testmustergenerierung mit hoher Fehlerüberdeckung für CMOS-Schaltungen
Erkennung isomorpher Switch-level-Schaltungen bei der automatischen CMOS-Layout-Generierung
Ermittlung der dynamischen Spitzenströme in CMOS-Schaltungen zur Partitionierung für den Überstromtest
Parallele Algorithmen und Anwendungen für das assoziative Prozessorsystem CAPRA
Entwurf und Implementierung eines VLSI-Zufallszahlengenerators für randomisierte Algorithmen
Entwurf, Optimierung und Implementierung gut testbarer Flip-Flops und Scan-path-Elemente in CMOS-Technik
Praxisbericht einer Systemeinführung aus Sicht von Managern, Betroffenen und Entwicklern, [...]. Der Fall A
SNAPAD system, Version 2.0.
Grundlagen der VLSI-Technik, 1
Seminar Programmierumgebungen, Bd. 2