- Standort
-
Deutsche Nationalbibliothek Frankfurt am Main
- Maße
-
30 cm
- Umfang
-
14, [58] S.
- Sprache
-
Deutsch
- Anmerkungen
-
Ill., graph. Darst.
- Erschienen in
-
Arbeitspapiere der GMD / Gesellschaft für Mathematik und Datenverarbeitung ; 827
- Ereignis
-
Veröffentlichung
- (wo)
-
Sank Augustin
- (wer)
-
GMD
- (wann)
-
1994
- Urheber
-
Muhlack, Lothar
- Inhaltsverzeichnis
- Rechteinformation
-
Bei diesem Objekt liegt nur das Inhaltsverzeichnis digital vor. Der Zugriff darauf ist unbeschränkt möglich.
- Letzte Aktualisierung
-
11.06.2025, 13:36 MESZ
Datenpartner
Dieses Objekt wird bereitgestellt von:
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Beteiligte
- Muhlack, Lothar
- GMD
Entstanden
- 1994
Ähnliche Objekte (12)
Testmustergenerierung mit hoher Fehlerüberdeckung für CMOS-Schaltungen
Erkennung isomorpher Switch-level-Schaltungen bei der automatischen CMOS-Layout-Generierung
Ermittlung der dynamischen Spitzenströme in CMOS-Schaltungen zur Partitionierung für den Überstromtest
Entwurf integrierter Schaltungen, 2.. Im Wissenschaftszentrum Bonn, 4. - 5. März 1986
Entwurf integrierter Schaltungen, 3.. Im Wissenschaftszentrum Bonn, 13. - 14. Oktober 1987
Entwurf integrierter Schaltungen, 4.. Im Wissenschaftszentrum Bonn, 21./22. Februar 1989
Automatische Testgenerierung für CMOS-Fehler durch Modifikation des FAN-Algorithmus
Testvorbereitung und testfreundlicher Entwurf für hochintegrierte Schaltungen
Entwurf, Optimierung und Implementierung gut testbarer Flip-Flops und Scan-path-Elemente in CMOS-Technik
Parametrische Analyse logischer Netzwerke für den Entwurf gut testbarer Schaltungen
EXTEST : e. regelbasiertes System zur Unterstützung d. Entwurfs gut testbarer, digitaler, hochintegrierter Schaltungen
SNAPAD system, Version 1.1.
Testmustergenerierung mit hoher Fehlerüberdeckung für CMOS-Schaltungen
Erkennung isomorpher Switch-level-Schaltungen bei der automatischen CMOS-Layout-Generierung
Ermittlung der dynamischen Spitzenströme in CMOS-Schaltungen zur Partitionierung für den Überstromtest
Entwurf integrierter Schaltungen, 2.. Im Wissenschaftszentrum Bonn, 4. - 5. März 1986
Entwurf integrierter Schaltungen, 3.. Im Wissenschaftszentrum Bonn, 13. - 14. Oktober 1987
Entwurf integrierter Schaltungen, 4.. Im Wissenschaftszentrum Bonn, 21./22. Februar 1989
Automatische Testgenerierung für CMOS-Fehler durch Modifikation des FAN-Algorithmus
Testvorbereitung und testfreundlicher Entwurf für hochintegrierte Schaltungen
Entwurf, Optimierung und Implementierung gut testbarer Flip-Flops und Scan-path-Elemente in CMOS-Technik
Parametrische Analyse logischer Netzwerke für den Entwurf gut testbarer Schaltungen
EXTEST : e. regelbasiertes System zur Unterstützung d. Entwurfs gut testbarer, digitaler, hochintegrierter Schaltungen
SNAPAD system, Version 1.1.
Testmustergenerierung mit hoher Fehlerüberdeckung für CMOS-Schaltungen
Erkennung isomorpher Switch-level-Schaltungen bei der automatischen CMOS-Layout-Generierung
Ermittlung der dynamischen Spitzenströme in CMOS-Schaltungen zur Partitionierung für den Überstromtest
Entwurf integrierter Schaltungen, 2.. Im Wissenschaftszentrum Bonn, 4. - 5. März 1986
Entwurf integrierter Schaltungen, 3.. Im Wissenschaftszentrum Bonn, 13. - 14. Oktober 1987
Entwurf integrierter Schaltungen, 4.. Im Wissenschaftszentrum Bonn, 21./22. Februar 1989
Automatische Testgenerierung für CMOS-Fehler durch Modifikation des FAN-Algorithmus
Testvorbereitung und testfreundlicher Entwurf für hochintegrierte Schaltungen
Entwurf, Optimierung und Implementierung gut testbarer Flip-Flops und Scan-path-Elemente in CMOS-Technik
Parametrische Analyse logischer Netzwerke für den Entwurf gut testbarer Schaltungen
EXTEST : e. regelbasiertes System zur Unterstützung d. Entwurfs gut testbarer, digitaler, hochintegrierter Schaltungen