Ermittlung der dynamischen Spitzenströme in CMOS-Schaltungen zur Partitionierung für den Überstromtest
- Location
-
Deutsche Nationalbibliothek Frankfurt am Main
- ISBN
-
9783884572528
3884572520
- Dimensions
-
30 cm
- Extent
-
46, 41 S.
- Language
-
Deutsch
- Notes
-
Ill., graph. Darst.
Zugl.: Emden, Fachhochsch., Diplomarbeit, 1994
- Bibliographic citation
-
GMD-Studien / Gesellschaft für Mathematik und Datenverarbeitung ; Nr. 252
- Event
-
Veröffentlichung
- (where)
-
Sankt Augustin
- (who)
-
GMD
- (when)
-
1995
- Creator
-
Boelsems, Joachim
- Table of contents
- Rights
-
Bei diesem Objekt liegt nur das Inhaltsverzeichnis digital vor. Der Zugriff darauf ist unbeschränkt möglich.
- Last update
-
11.03.2025, 11:48 AM CET
Data provider
This object is provided by:
Deutsche Nationalbibliothek. If you have any questions about the object, please contact the data provider.
Deutsche Nationalbibliothek. If you have any questions about the object, please contact the data provider.
Associated
- Boelsems, Joachim
- GMD
Time of origin
- 1995
Other Objects (12)
On-Chip-Strommessung an CMOS-Schaltungen
Testmustergenerierung mit hoher Fehlerüberdeckung für CMOS-Schaltungen
Erkennung isomorpher Switch-level-Schaltungen bei der automatischen CMOS-Layout-Generierung
Entwurf integrierter Schaltungen, 2.. Im Wissenschaftszentrum Bonn, 4. - 5. März 1986
Entwurf integrierter Schaltungen, 3.. Im Wissenschaftszentrum Bonn, 13. - 14. Oktober 1987
Entwurf integrierter Schaltungen, 4.. Im Wissenschaftszentrum Bonn, 21./22. Februar 1989
Automatische Testgenerierung für CMOS-Fehler durch Modifikation des FAN-Algorithmus
Testvorbereitung und testfreundlicher Entwurf für hochintegrierte Schaltungen
Entwurf, Optimierung und Implementierung gut testbarer Flip-Flops und Scan-path-Elemente in CMOS-Technik
Parametrische Analyse logischer Netzwerke für den Entwurf gut testbarer Schaltungen
Seminar Programmierumgebungen, [1]
SNAPAD system, Version 2.0.
On-Chip-Strommessung an CMOS-Schaltungen
Testmustergenerierung mit hoher Fehlerüberdeckung für CMOS-Schaltungen
Erkennung isomorpher Switch-level-Schaltungen bei der automatischen CMOS-Layout-Generierung
Entwurf integrierter Schaltungen, 2.. Im Wissenschaftszentrum Bonn, 4. - 5. März 1986
Entwurf integrierter Schaltungen, 3.. Im Wissenschaftszentrum Bonn, 13. - 14. Oktober 1987
Entwurf integrierter Schaltungen, 4.. Im Wissenschaftszentrum Bonn, 21./22. Februar 1989
Automatische Testgenerierung für CMOS-Fehler durch Modifikation des FAN-Algorithmus
Testvorbereitung und testfreundlicher Entwurf für hochintegrierte Schaltungen
Entwurf, Optimierung und Implementierung gut testbarer Flip-Flops und Scan-path-Elemente in CMOS-Technik
Parametrische Analyse logischer Netzwerke für den Entwurf gut testbarer Schaltungen
Seminar Programmierumgebungen, [1]
SNAPAD system, Version 2.0.
On-Chip-Strommessung an CMOS-Schaltungen
Testmustergenerierung mit hoher Fehlerüberdeckung für CMOS-Schaltungen
Erkennung isomorpher Switch-level-Schaltungen bei der automatischen CMOS-Layout-Generierung
Entwurf integrierter Schaltungen, 2.. Im Wissenschaftszentrum Bonn, 4. - 5. März 1986
Entwurf integrierter Schaltungen, 3.. Im Wissenschaftszentrum Bonn, 13. - 14. Oktober 1987
Entwurf integrierter Schaltungen, 4.. Im Wissenschaftszentrum Bonn, 21./22. Februar 1989
Automatische Testgenerierung für CMOS-Fehler durch Modifikation des FAN-Algorithmus
Testvorbereitung und testfreundlicher Entwurf für hochintegrierte Schaltungen
Entwurf, Optimierung und Implementierung gut testbarer Flip-Flops und Scan-path-Elemente in CMOS-Technik
Parametrische Analyse logischer Netzwerke für den Entwurf gut testbarer Schaltungen
Seminar Programmierumgebungen, [1]