Entwurf, Optimierung und Implementierung gut testbarer Flip-Flops und Scan-path-Elemente in CMOS-Technik
- Standort
-
Deutsche Nationalbibliothek Frankfurt am Main
- ISBN
-
9783884571385
3884571389
- Maße
-
30 cm
- Umfang
-
106 S.
- Sprache
-
Deutsch
- Anmerkungen
-
Ill., 49 graph. Darst.
- Erschienen in
-
GMD-Studien / Gesellschaft für Mathematik und Datenverarbeitung ; Nr. 138
- Ereignis
-
Veröffentlichung
- (wo)
-
Sankt Augustin
- (wer)
-
GMD
- (wann)
-
1988
- Urheber
-
Glowacz, Cezary
- Inhaltsverzeichnis
- Rechteinformation
-
Bei diesem Objekt liegt nur das Inhaltsverzeichnis digital vor. Der Zugriff darauf ist unbeschränkt möglich.
- Letzte Aktualisierung
-
11.06.2025, 14:08 MESZ
Datenpartner
Dieses Objekt wird bereitgestellt von:
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Beteiligte
- Glowacz, Cezary
- GMD
Entstanden
- 1988
Ähnliche Objekte (12)
On-Chip-Strommessung an CMOS-Schaltungen
Testmustergenerierung mit hoher Fehlerüberdeckung für CMOS-Schaltungen
Automatische Testgenerierung für CMOS-Fehler durch Modifikation des FAN-Algorithmus
Erkennung isomorpher Switch-level-Schaltungen bei der automatischen CMOS-Layout-Generierung
Ermittlung der dynamischen Spitzenströme in CMOS-Schaltungen zur Partitionierung für den Überstromtest
Praxisbericht einer Systemeinführung aus Sicht von Managern, Betroffenen und Entwicklern, [...]. Der Fall A
SNAPAD system, Version 2.0.
Grundlagen der VLSI-Technik, 1
SNAPAD system, Version 3.0.
Entwurf integrierter Schaltungen, 3.. Im Wissenschaftszentrum Bonn, 13. - 14. Oktober 1987
Entwurf integrierter Schaltungen, 4.. Im Wissenschaftszentrum Bonn, 21./22. Februar 1989
History of artificial intelligence, Pt. 2.. Achievements
On-Chip-Strommessung an CMOS-Schaltungen
Testmustergenerierung mit hoher Fehlerüberdeckung für CMOS-Schaltungen
Automatische Testgenerierung für CMOS-Fehler durch Modifikation des FAN-Algorithmus
Erkennung isomorpher Switch-level-Schaltungen bei der automatischen CMOS-Layout-Generierung
Ermittlung der dynamischen Spitzenströme in CMOS-Schaltungen zur Partitionierung für den Überstromtest
Praxisbericht einer Systemeinführung aus Sicht von Managern, Betroffenen und Entwicklern, [...]. Der Fall A
SNAPAD system, Version 2.0.
Grundlagen der VLSI-Technik, 1
SNAPAD system, Version 3.0.
Entwurf integrierter Schaltungen, 3.. Im Wissenschaftszentrum Bonn, 13. - 14. Oktober 1987
Entwurf integrierter Schaltungen, 4.. Im Wissenschaftszentrum Bonn, 21./22. Februar 1989
History of artificial intelligence, Pt. 2.. Achievements
On-Chip-Strommessung an CMOS-Schaltungen
Testmustergenerierung mit hoher Fehlerüberdeckung für CMOS-Schaltungen
Automatische Testgenerierung für CMOS-Fehler durch Modifikation des FAN-Algorithmus
Erkennung isomorpher Switch-level-Schaltungen bei der automatischen CMOS-Layout-Generierung
Ermittlung der dynamischen Spitzenströme in CMOS-Schaltungen zur Partitionierung für den Überstromtest
Praxisbericht einer Systemeinführung aus Sicht von Managern, Betroffenen und Entwicklern, [...]. Der Fall A
SNAPAD system, Version 2.0.
Grundlagen der VLSI-Technik, 1
SNAPAD system, Version 3.0.
Entwurf integrierter Schaltungen, 3.. Im Wissenschaftszentrum Bonn, 13. - 14. Oktober 1987
Entwurf integrierter Schaltungen, 4.. Im Wissenschaftszentrum Bonn, 21./22. Februar 1989