Hochschulschrift
Preserving high resolution in deep-submicron CMOS pipelined A D converters
- Standort
-
Deutsche Nationalbibliothek Frankfurt am Main
- ISBN
-
9783866283169
- Maße
-
21 cm
- Umfang
-
XXIII, 237 S.
- Ausgabe
-
1. ed.
- Sprache
-
Englisch
- Anmerkungen
-
Ill., graph. Darst.
Zugl.: Zürich, Techn. Hochsch., Diss., 2010
- Erschienen in
-
Series in microelectronics ; Vol. 206
- Klassifikation
-
Elektrotechnik, Elektronik
- Schlagwort
-
Analog-Digital-Umsetzer
Betriebsspannung
Analogschaltung
CMOS
- Ereignis
-
Veröffentlichung
- (wo)
-
Konstanz
- (wer)
-
Hartung-Gorre
- (wann)
-
2010
- Urheber
- Inhaltsverzeichnis
- Rechteinformation
-
Bei diesem Objekt liegt nur das Inhaltsverzeichnis digital vor. Der Zugriff darauf ist unbeschränkt möglich.
- Letzte Aktualisierung
-
11.06.2025, 13:41 MESZ
Datenpartner
Dieses Objekt wird bereitgestellt von:
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Objekttyp
- Hochschulschrift
Beteiligte
- Treichler, Jürg Andreas
- Hartung-Gorre
Entstanden
- 2010
Ähnliche Objekte (12)
Development of pixel front-end electronics using advanced deep submicron CMOS technologies
Development of pixel front-end electronics using advanced deep submicron CMOS technologies
Realistic gate model for efficient timing analysis of very deep submicron CMOS circuits
Quantitative Optimization of Highly Efficient Dedicated CORDIC Macros for SoCs in Deep-Submicron CMOS Technologies
CMOS A-D-converters using MOSFET-only R-2R ladders
Voraussetzungen für die Fertigung von 50 V MOS-Transistoren in einem Sub-Micron CMOS-Prozess
High-level optimization of performance and power in very deep sub-micron interconnects
Accurate power estimation of deep-submicron VLSI circuits considering delay effects and glitches
High-level optimization of performance and power in very deep sub-micron interconnects
Prinzipien der Verkleinerung von Submicron CMOS-Schaltungen: eine Untersuchung zu den durch Verbindungsleitungen hervorgerufenen Begrenzungen höchstintegrierter Schaltungen
Deep-submicron full-custom VLSI-design of highly optimized high-throughput low-latency LDPC decoders
Low voltage hot carrier issues in deep sub-micron metal oxide semiconductor field effect transistors
Development of pixel front-end electronics using advanced deep submicron CMOS technologies
Development of pixel front-end electronics using advanced deep submicron CMOS technologies
Realistic gate model for efficient timing analysis of very deep submicron CMOS circuits
Quantitative Optimization of Highly Efficient Dedicated CORDIC Macros for SoCs in Deep-Submicron CMOS Technologies
CMOS A-D-converters using MOSFET-only R-2R ladders
Voraussetzungen für die Fertigung von 50 V MOS-Transistoren in einem Sub-Micron CMOS-Prozess
High-level optimization of performance and power in very deep sub-micron interconnects
Accurate power estimation of deep-submicron VLSI circuits considering delay effects and glitches
High-level optimization of performance and power in very deep sub-micron interconnects
Prinzipien der Verkleinerung von Submicron CMOS-Schaltungen: eine Untersuchung zu den durch Verbindungsleitungen hervorgerufenen Begrenzungen höchstintegrierter Schaltungen
Deep-submicron full-custom VLSI-design of highly optimized high-throughput low-latency LDPC decoders
Low voltage hot carrier issues in deep sub-micron metal oxide semiconductor field effect transistors
Development of pixel front-end electronics using advanced deep submicron CMOS technologies
Development of pixel front-end electronics using advanced deep submicron CMOS technologies
Realistic gate model for efficient timing analysis of very deep submicron CMOS circuits
Quantitative Optimization of Highly Efficient Dedicated CORDIC Macros for SoCs in Deep-Submicron CMOS Technologies
CMOS A-D-converters using MOSFET-only R-2R ladders
Voraussetzungen für die Fertigung von 50 V MOS-Transistoren in einem Sub-Micron CMOS-Prozess
High-level optimization of performance and power in very deep sub-micron interconnects
Accurate power estimation of deep-submicron VLSI circuits considering delay effects and glitches
High-level optimization of performance and power in very deep sub-micron interconnects
Prinzipien der Verkleinerung von Submicron CMOS-Schaltungen: eine Untersuchung zu den durch Verbindungsleitungen hervorgerufenen Begrenzungen höchstintegrierter Schaltungen
Deep-submicron full-custom VLSI-design of highly optimized high-throughput low-latency LDPC decoders