Monografie
High-level optimization of performance and power in very deep sub-micron interconnects
- Sprache
-
Englisch
- Umfang
-
XXV, 207 S.
- Anmerkungen
-
Zugl.: Darmstadt, Techn. Univ., Diss., 2006
- ISBN
-
978-3-86553-216-9
- Identifier
-
98355773X
Thema
Logiksynthese ; Verdrahtung ; Nanometerbereich ; Leistungsbedarf ; Makrosimulation ; Leistungssteigerung ; Hochschulschrift
Beteiligte Personen und Organisationen
- Inhaltsverzeichnis
- Rechteinformation
-
Der Zugriff auf Teile des Objekts ist unbeschränkt möglich.
- Letzte Aktualisierung
-
16.08.2023, 18:37 MESZ
Objekttyp
- Monografie
Beteiligte
Ähnliche Objekte (12)
High-level optimization of performance and power in very deep sub-micron interconnects
Entwicklung und Untersuchungen zur 3-D-Nanopositioniertechnik in großen Bewegungsbereichen
Highly area- and energy-efficient QR-decomposition CMOS macros for a wide range of applications
Potenzial der Selbstverstärkung und einer nicht konstanten Getriebekennung zur Verminderung der Leistungs- und Energieaufnahme einer elektromechanischen Radbremse
A task level programmable processor
Potenzial der Selbstverstärkung und einer nicht konstanten Getriebekennung zur Verminderung der Leistungs- und Energieaufnahme einer elektromechanischen Radbremse
Eine Nanopositioniervorrichtung mit integrierten piezoresistiven Sensoren für Hochgeschwindigkeits-Rastersondenmikroskopie-Anwendungen
Sub-micron InP/GaAsSb/InP double heterojunction bipolar transistors for ultra high-speed digital integrated circuits
Steigerung der Leistungsfähigkeit von integrierten Analog-Digital-Wandlern nach dem Verfahren der sukzessiven Approximation
Multi-objective combinatorial optimization in topology planning of wireline broadband access networks
Clock generator circuits for low-power heterogeneous multiprocessor systems-on-chip
Sub-100 nm channel length organic field effect transistor fabricated by wafer-scale nanoimprint lithography
High-level optimization of performance and power in very deep sub-micron interconnects
Entwicklung und Untersuchungen zur 3-D-Nanopositioniertechnik in großen Bewegungsbereichen
Highly area- and energy-efficient QR-decomposition CMOS macros for a wide range of applications
Potenzial der Selbstverstärkung und einer nicht konstanten Getriebekennung zur Verminderung der Leistungs- und Energieaufnahme einer elektromechanischen Radbremse
A task level programmable processor
Potenzial der Selbstverstärkung und einer nicht konstanten Getriebekennung zur Verminderung der Leistungs- und Energieaufnahme einer elektromechanischen Radbremse
Eine Nanopositioniervorrichtung mit integrierten piezoresistiven Sensoren für Hochgeschwindigkeits-Rastersondenmikroskopie-Anwendungen
Sub-micron InP/GaAsSb/InP double heterojunction bipolar transistors for ultra high-speed digital integrated circuits
Steigerung der Leistungsfähigkeit von integrierten Analog-Digital-Wandlern nach dem Verfahren der sukzessiven Approximation
Multi-objective combinatorial optimization in topology planning of wireline broadband access networks
Clock generator circuits for low-power heterogeneous multiprocessor systems-on-chip
Sub-100 nm channel length organic field effect transistor fabricated by wafer-scale nanoimprint lithography
High-level optimization of performance and power in very deep sub-micron interconnects
Entwicklung und Untersuchungen zur 3-D-Nanopositioniertechnik in großen Bewegungsbereichen
Highly area- and energy-efficient QR-decomposition CMOS macros for a wide range of applications
Potenzial der Selbstverstärkung und einer nicht konstanten Getriebekennung zur Verminderung der Leistungs- und Energieaufnahme einer elektromechanischen Radbremse
A task level programmable processor
Potenzial der Selbstverstärkung und einer nicht konstanten Getriebekennung zur Verminderung der Leistungs- und Energieaufnahme einer elektromechanischen Radbremse
Eine Nanopositioniervorrichtung mit integrierten piezoresistiven Sensoren für Hochgeschwindigkeits-Rastersondenmikroskopie-Anwendungen
Sub-micron InP/GaAsSb/InP double heterojunction bipolar transistors for ultra high-speed digital integrated circuits
Steigerung der Leistungsfähigkeit von integrierten Analog-Digital-Wandlern nach dem Verfahren der sukzessiven Approximation
Multi-objective combinatorial optimization in topology planning of wireline broadband access networks
Clock generator circuits for low-power heterogeneous multiprocessor systems-on-chip