Hochschulschrift
Deep-submicron full-custom VLSI-design of highly optimized high-throughput low-latency LDPC decoders
- Standort
-
Deutsche Nationalbibliothek Frankfurt am Main
- Umfang
-
Online-Ressource
- Sprache
-
Englisch
- Anmerkungen
-
Aachen, Techn. Hochsch., Diss., 2012
- Klassifikation
-
Elektrotechnik, Elektronik
- Schlagwort
-
Low-Density-Parity-Check-Code , Digitale Signalverarbeitung , VLSI , Digitale integrierte Schaltung , CMOS-Schaltung , Kommunikationssystem
- Ereignis
-
Veröffentlichung
- (wo)
-
Aachen
- (wer)
-
Hochschulbibliothek der Rheinisch-Westfälischen Technischen Hochschule Aachen
- (wann)
-
2012
- Urheber
- URN
-
urn:nbn:de:hbz:82-opus-40475
- Rechteinformation
-
Der Zugriff auf das Objekt ist unbeschränkt möglich.
- Letzte Aktualisierung
-
15.08.2025, 07:26 MESZ
Datenpartner
Dieses Objekt wird bereitgestellt von:
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Objekttyp
- Hochschulschrift
Beteiligte
- Korb, Matthias
- Hochschulbibliothek der Rheinisch-Westfälischen Technischen Hochschule Aachen
Entstanden
- 2012
Ähnliche Objekte (12)
Deep-submicron full-custom VLSI-design of highly optimized high-throughput low-latency LDPC decoders
Parallelisierung des Viterbi-Decoders : Algorithmus und VLSI-Architektur
On the design of analog VLSI iterative decoders
Ein Beitrag zur Realisierung des (24,12)-Golay-Decoders : Algorithmus und VLSI-Architektur
Accurate power estimation of deep-submicron VLSI circuits considering delay effects and glitches
Decoder
Decoder
Decoder
Decoder
Decoder
Decoder
Decoder
Deep-submicron full-custom VLSI-design of highly optimized high-throughput low-latency LDPC decoders
Parallelisierung des Viterbi-Decoders : Algorithmus und VLSI-Architektur
On the design of analog VLSI iterative decoders
Ein Beitrag zur Realisierung des (24,12)-Golay-Decoders : Algorithmus und VLSI-Architektur
Accurate power estimation of deep-submicron VLSI circuits considering delay effects and glitches
Decoder
Decoder
Decoder
Decoder
Decoder
Decoder
Decoder
Deep-submicron full-custom VLSI-design of highly optimized high-throughput low-latency LDPC decoders
Parallelisierung des Viterbi-Decoders : Algorithmus und VLSI-Architektur
On the design of analog VLSI iterative decoders
Ein Beitrag zur Realisierung des (24,12)-Golay-Decoders : Algorithmus und VLSI-Architektur
Accurate power estimation of deep-submicron VLSI circuits considering delay effects and glitches
Decoder
Decoder
Decoder
Decoder
Decoder
Decoder