Hochschulschrift
Parallelisierung des Viterbi-Decoders : Algorithmus und VLSI-Architektur
- Standort
-
Deutsche Nationalbibliothek Frankfurt am Main
- ISBN
-
9783181444108
3181444103
- Maße
-
21 cm
- Umfang
-
VIII, 129 S.
- Sprache
-
Deutsch
- Anmerkungen
-
graph. Darst.
Zugl.: Aachen, Technische Hochsch., Diss.
- Erschienen in
-
Fortschritt-Berichte VDI / 10 / Verein Deutscher Ingenieure ; Nr. 144, Reihe 10
- Schlagwort
-
Digitalübertragung
Viterbi-Algorithmus
Parallelverarbeitung
VLSI
- Inhaltsverzeichnis
- Rechteinformation
-
Bei diesem Objekt liegt nur das Inhaltsverzeichnis digital vor. Der Zugriff darauf ist unbeschränkt möglich.
- Letzte Aktualisierung
-
11.03.2025, 11:54 MEZ
Datenpartner
Dieses Objekt wird bereitgestellt von:
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Objekttyp
- Hochschulschrift
Beteiligte
- Fettweis, Gerhard
- VDI-Verl.
Entstanden
- 1990
Ähnliche Objekte (12)
Ein Beitrag zur Realisierung des (24,12)-Golay-Decoders : Algorithmus und VLSI-Architektur
Dedizierte VLSI-Architekturen für Block-Matching-Algorithmen
On the design of analog VLSI iterative decoders
Parallelisierung von Algorithmen zur Nutzung auf Architekturen mit Teilwortparallelität
Parallelisierung von Algorithmen zur Nutzung auf Architekturen mit Teilwortparallelität
Parallelisierung eines JPEG-LS Decoders und Visualisierung von Hochgeschwindigkeits-Videoaufnahmen
Zur Parallelisierung des SSS*-Algorithmus
Analyse von VLSI-Algorithmen
Parallelisierung numerischer Algorithmen für partielle Differentialgleichungen
VLSI-Implementierungen von numerischen Algorithmen
VLSI-Architekturen für Displacementschätzverfahren auf der Basis von Blockmatching-Algorithmen
Modulare Parallelisierung von Algorithmen der digitalen Bildverarbeitung
Ein Beitrag zur Realisierung des (24,12)-Golay-Decoders : Algorithmus und VLSI-Architektur
Dedizierte VLSI-Architekturen für Block-Matching-Algorithmen
On the design of analog VLSI iterative decoders
Parallelisierung von Algorithmen zur Nutzung auf Architekturen mit Teilwortparallelität
Parallelisierung von Algorithmen zur Nutzung auf Architekturen mit Teilwortparallelität
Parallelisierung eines JPEG-LS Decoders und Visualisierung von Hochgeschwindigkeits-Videoaufnahmen
Zur Parallelisierung des SSS*-Algorithmus
Analyse von VLSI-Algorithmen
Parallelisierung numerischer Algorithmen für partielle Differentialgleichungen
VLSI-Implementierungen von numerischen Algorithmen
VLSI-Architekturen für Displacementschätzverfahren auf der Basis von Blockmatching-Algorithmen
Modulare Parallelisierung von Algorithmen der digitalen Bildverarbeitung
Ein Beitrag zur Realisierung des (24,12)-Golay-Decoders : Algorithmus und VLSI-Architektur
Dedizierte VLSI-Architekturen für Block-Matching-Algorithmen
On the design of analog VLSI iterative decoders
Parallelisierung von Algorithmen zur Nutzung auf Architekturen mit Teilwortparallelität
Parallelisierung von Algorithmen zur Nutzung auf Architekturen mit Teilwortparallelität
Parallelisierung eines JPEG-LS Decoders und Visualisierung von Hochgeschwindigkeits-Videoaufnahmen
Zur Parallelisierung des SSS*-Algorithmus
Analyse von VLSI-Algorithmen
Parallelisierung numerischer Algorithmen für partielle Differentialgleichungen
VLSI-Implementierungen von numerischen Algorithmen
VLSI-Architekturen für Displacementschätzverfahren auf der Basis von Blockmatching-Algorithmen