Hochschulschrift
Parallelisierung des Viterbi-Decoders : Algorithmus und VLSI-Architektur
- Location
-
Deutsche Nationalbibliothek Frankfurt am Main
- ISBN
-
9783181444108
3181444103
- Dimensions
-
21 cm
- Extent
-
VIII, 129 S.
- Language
-
Deutsch
- Notes
-
graph. Darst.
Zugl.: Aachen, Technische Hochsch., Diss.
- Bibliographic citation
-
Fortschritt-Berichte VDI / 10 / Verein Deutscher Ingenieure ; Nr. 144, Reihe 10
- Keyword
-
Digitalübertragung
Viterbi-Algorithmus
Parallelverarbeitung
VLSI
- Table of contents
- Rights
-
Bei diesem Objekt liegt nur das Inhaltsverzeichnis digital vor. Der Zugriff darauf ist unbeschränkt möglich.
- Last update
-
11.06.2025, 1:49 PM CEST
Data provider
This object is provided by:
Deutsche Nationalbibliothek. If you have any questions about the object, please contact the data provider.
Deutsche Nationalbibliothek. If you have any questions about the object, please contact the data provider.
Object type
- Hochschulschrift
Associated
- Fettweis, Gerhard
- VDI-Verl.
Time of origin
- 1990
Other Objects (12)
Ein Beitrag zur Realisierung des (24,12)-Golay-Decoders : Algorithmus und VLSI-Architektur
Dedizierte VLSI-Architekturen für Block-Matching-Algorithmen
On the design of analog VLSI iterative decoders
Parallelisierung von Algorithmen zur Nutzung auf Architekturen mit Teilwortparallelität
Parallelisierung von Algorithmen zur Nutzung auf Architekturen mit Teilwortparallelität
Parallelisierung eines JPEG-LS Decoders und Visualisierung von Hochgeschwindigkeits-Videoaufnahmen
Zur Parallelisierung des SSS*-Algorithmus
Analyse von VLSI-Algorithmen
Parallelisierung numerischer Algorithmen für partielle Differentialgleichungen
VLSI-Architekturen für Displacementschätzverfahren auf der Basis von Blockmatching-Algorithmen
VLSI-Implementierungen von numerischen Algorithmen
Untersuchung von Cluster-Algorithmen und ihre Parallelisierung
Ein Beitrag zur Realisierung des (24,12)-Golay-Decoders : Algorithmus und VLSI-Architektur
Dedizierte VLSI-Architekturen für Block-Matching-Algorithmen
On the design of analog VLSI iterative decoders
Parallelisierung von Algorithmen zur Nutzung auf Architekturen mit Teilwortparallelität
Parallelisierung von Algorithmen zur Nutzung auf Architekturen mit Teilwortparallelität
Parallelisierung eines JPEG-LS Decoders und Visualisierung von Hochgeschwindigkeits-Videoaufnahmen
Zur Parallelisierung des SSS*-Algorithmus
Analyse von VLSI-Algorithmen
Parallelisierung numerischer Algorithmen für partielle Differentialgleichungen
VLSI-Architekturen für Displacementschätzverfahren auf der Basis von Blockmatching-Algorithmen
VLSI-Implementierungen von numerischen Algorithmen
Untersuchung von Cluster-Algorithmen und ihre Parallelisierung
Ein Beitrag zur Realisierung des (24,12)-Golay-Decoders : Algorithmus und VLSI-Architektur
Dedizierte VLSI-Architekturen für Block-Matching-Algorithmen
On the design of analog VLSI iterative decoders
Parallelisierung von Algorithmen zur Nutzung auf Architekturen mit Teilwortparallelität
Parallelisierung von Algorithmen zur Nutzung auf Architekturen mit Teilwortparallelität
Parallelisierung eines JPEG-LS Decoders und Visualisierung von Hochgeschwindigkeits-Videoaufnahmen
Zur Parallelisierung des SSS*-Algorithmus
Analyse von VLSI-Algorithmen
Parallelisierung numerischer Algorithmen für partielle Differentialgleichungen
VLSI-Architekturen für Displacementschätzverfahren auf der Basis von Blockmatching-Algorithmen
VLSI-Implementierungen von numerischen Algorithmen