Hochschulschrift

Ein Beitrag zur Realisierung des (24,12)-Golay-Decoders : Algorithmus und VLSI-Architektur

zu Verbundenen Objekten

Standort
Deutsche Nationalbibliothek Frankfurt am Main
Maße
21 cm
Umfang
III, 122 S.
Sprache
Deutsch
Anmerkungen
graph. Darst.
Erlangen, Nürnberg, Univ., Diss., 1998

Schlagwort
VLSI
Kundenspezifische Schaltung
Fehlerkorrekturcode
Parallelverarbeitung

Urheber

Inhaltsverzeichnis
Rechteinformation
Bei diesem Objekt liegt nur das Inhaltsverzeichnis digital vor. Der Zugriff darauf ist unbeschränkt möglich.
Letzte Aktualisierung
11.06.2025, 13:34 MESZ

Datenpartner

Dieses Objekt wird bereitgestellt von:
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.

Objekttyp

  • Hochschulschrift

Beteiligte

Ähnliche Objekte (12)

Parallelisierung des Viterbi-Decoders : Algorithmus und VLSI-Architektur

Hochschulschrift

Parallelisierung des Viterbi-Decoders : Algorithmus und VLSI-Architektur

On the design of analog VLSI iterative decoders

Hochschulschrift

On the design of analog VLSI iterative decoders

Analyse von VLSI-Algorithmen

Analyse von VLSI-Algorithmen

VLSI-Implementierungen von numerischen Algorithmen

VLSI-Implementierungen von numerischen Algorithmen

Modellierung und Bewertung von VLSI-Algorithmen

Hochschulschrift

Modellierung und Bewertung von VLSI-Algorithmen

Decoder

Standfoto

Decoder

Decoder

Standfoto

Decoder

Decoder

Standfoto

Decoder

Decoder

Standfoto

Decoder

Decoder

Standfoto

Decoder

Decoder

Standfoto

Decoder

Decoder

Standfoto

Decoder

Verbundene Objekte