- Standort
-
Deutsche Nationalbibliothek Frankfurt am Main
- Maße
-
30 cm
- Umfang
-
170 Bl.
- Sprache
-
Deutsch
- Anmerkungen
-
graph. Darst.
Kiel, Univ., Habil.-Schr., 1990
- Urheber
-
Schmeck, Hartmut
- Inhaltsverzeichnis
- Rechteinformation
-
Bei diesem Objekt liegt nur das Inhaltsverzeichnis digital vor. Der Zugriff darauf ist unbeschränkt möglich.
- Letzte Aktualisierung
-
11.06.2025, 14:26 MESZ
Datenpartner
Dieses Objekt wird bereitgestellt von:
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Objekttyp
- Hochschulschrift
Beteiligte
- Schmeck, Hartmut
Ähnliche Objekte (12)
VLSI-Implementierung des Soft-Output-Viterbi-Algorithmus
Dedizierte VLSI-Architekturen für Block-Matching-Algorithmen
Analyse von VLSI-Algorithmen
Parallelisierung des Viterbi-Decoders : Algorithmus und VLSI-Architektur
VLSI-Implementierungen von numerischen Algorithmen
VLSI-Architekturen für Displacementschätzverfahren auf der Basis von Blockmatching-Algorithmen
Multigranulare parallele Algorithmen zur Lösung von Gleichungssystemen der VLSI-Netzwerksimulation
Kosten- und Performance-Modellierung von applikationsspezifischen VLSI-Architekturen
Effizienzabschätzungen und experimentelle Verifikation paralleler Algorithmen für lineare Gleichungssysteme der VLSI-Netzwerksimulation
VLSI-Komplexitätsuntersuchungen
Ein Beitrag zur Realisierung des (24,12)-Golay-Decoders : Algorithmus und VLSI-Architektur
Entwurfswerkzeuge für VLSI-Layout : Methoden und Algorithmen für den rechnergestützten Entwurf von VLSI-Layout
VLSI-Implementierung des Soft-Output-Viterbi-Algorithmus
Dedizierte VLSI-Architekturen für Block-Matching-Algorithmen
Analyse von VLSI-Algorithmen
Parallelisierung des Viterbi-Decoders : Algorithmus und VLSI-Architektur
VLSI-Implementierungen von numerischen Algorithmen
VLSI-Architekturen für Displacementschätzverfahren auf der Basis von Blockmatching-Algorithmen
Multigranulare parallele Algorithmen zur Lösung von Gleichungssystemen der VLSI-Netzwerksimulation
Kosten- und Performance-Modellierung von applikationsspezifischen VLSI-Architekturen
Effizienzabschätzungen und experimentelle Verifikation paralleler Algorithmen für lineare Gleichungssysteme der VLSI-Netzwerksimulation
VLSI-Komplexitätsuntersuchungen
Ein Beitrag zur Realisierung des (24,12)-Golay-Decoders : Algorithmus und VLSI-Architektur
Entwurfswerkzeuge für VLSI-Layout : Methoden und Algorithmen für den rechnergestützten Entwurf von VLSI-Layout
VLSI-Implementierung des Soft-Output-Viterbi-Algorithmus
Dedizierte VLSI-Architekturen für Block-Matching-Algorithmen
Analyse von VLSI-Algorithmen
Parallelisierung des Viterbi-Decoders : Algorithmus und VLSI-Architektur
VLSI-Implementierungen von numerischen Algorithmen
VLSI-Architekturen für Displacementschätzverfahren auf der Basis von Blockmatching-Algorithmen
Multigranulare parallele Algorithmen zur Lösung von Gleichungssystemen der VLSI-Netzwerksimulation
Kosten- und Performance-Modellierung von applikationsspezifischen VLSI-Architekturen
Effizienzabschätzungen und experimentelle Verifikation paralleler Algorithmen für lineare Gleichungssysteme der VLSI-Netzwerksimulation
VLSI-Komplexitätsuntersuchungen
Ein Beitrag zur Realisierung des (24,12)-Golay-Decoders : Algorithmus und VLSI-Architektur