Hochschulschrift
Dedizierte VLSI-Architekturen für Block-Matching-Algorithmen
- Standort
-
Deutsche Nationalbibliothek Frankfurt am Main
- ISBN
-
9783183326105
3183326108
- Maße
-
21 cm
- Umfang
-
XI, 172 S.
- Ausgabe
-
Als Ms. gedr.
- Sprache
-
Deutsch
- Anmerkungen
-
Ill., graph. Darst.
Zugl.: Hannover, Univ., Diss., 1994
- Erschienen in
-
Fortschritt-Berichte VDI / 10 / Verein Deutscher Ingenieure ; Nr. 326, Reihe 10
- Schlagwort
-
VLSI
Entwurfsautomation
Bewegtes Bild
Parameterschätzung
Matching
Implementierung
- Inhaltsverzeichnis
- Rechteinformation
-
Bei diesem Objekt liegt nur das Inhaltsverzeichnis digital vor. Der Zugriff darauf ist unbeschränkt möglich.
- Letzte Aktualisierung
-
11.03.2025, 12:01 MEZ
Datenpartner
Dieses Objekt wird bereitgestellt von:
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Objekttyp
- Hochschulschrift
Beteiligte
- Vos, Luc de
- VDI-Verl.
Entstanden
- 1994
Ähnliche Objekte (12)
Parallelisierung des Viterbi-Decoders : Algorithmus und VLSI-Architektur
Analyse von VLSI-Algorithmen
Hierarchical pattern matching in VLSI
Hierarchical pattern matching in VLSI
VLSI-Implementierungen von numerischen Algorithmen
VLSI-Architekturen für Displacementschätzverfahren auf der Basis von Blockmatching-Algorithmen
Modellierung und Bewertung von VLSI-Algorithmen
VLSI-Implementierung des Soft-Output-Viterbi-Algorithmus
Ein Beitrag zur Realisierung des (24,12)-Golay-Decoders : Algorithmus und VLSI-Architektur
Entwurfswerkzeuge für VLSI-Layout : Methoden und Algorithmen für den rechnergestützten Entwurf von VLSI-Layout
Entwurf und Implementierung eines VLSI-Zufallszahlengenerators für randomisierte Algorithmen
Abschlussbericht über das Forschungsvorhaben Fehlertoleranz und Testbarkeit von VLSI-Algorithmen
Parallelisierung des Viterbi-Decoders : Algorithmus und VLSI-Architektur
Analyse von VLSI-Algorithmen
Hierarchical pattern matching in VLSI
Hierarchical pattern matching in VLSI
VLSI-Implementierungen von numerischen Algorithmen
VLSI-Architekturen für Displacementschätzverfahren auf der Basis von Blockmatching-Algorithmen
Modellierung und Bewertung von VLSI-Algorithmen
VLSI-Implementierung des Soft-Output-Viterbi-Algorithmus
Ein Beitrag zur Realisierung des (24,12)-Golay-Decoders : Algorithmus und VLSI-Architektur
Entwurfswerkzeuge für VLSI-Layout : Methoden und Algorithmen für den rechnergestützten Entwurf von VLSI-Layout
Entwurf und Implementierung eines VLSI-Zufallszahlengenerators für randomisierte Algorithmen
Abschlussbericht über das Forschungsvorhaben Fehlertoleranz und Testbarkeit von VLSI-Algorithmen
Parallelisierung des Viterbi-Decoders : Algorithmus und VLSI-Architektur
Analyse von VLSI-Algorithmen
Hierarchical pattern matching in VLSI
Hierarchical pattern matching in VLSI
VLSI-Implementierungen von numerischen Algorithmen
VLSI-Architekturen für Displacementschätzverfahren auf der Basis von Blockmatching-Algorithmen
Modellierung und Bewertung von VLSI-Algorithmen
VLSI-Implementierung des Soft-Output-Viterbi-Algorithmus
Ein Beitrag zur Realisierung des (24,12)-Golay-Decoders : Algorithmus und VLSI-Architektur
Entwurfswerkzeuge für VLSI-Layout : Methoden und Algorithmen für den rechnergestützten Entwurf von VLSI-Layout
Entwurf und Implementierung eines VLSI-Zufallszahlengenerators für randomisierte Algorithmen