Hochschulschrift
Lithographie-unabhängige MOS-Transistoren mit Kanallängen kleiner 100 nm
- Standort
-
Deutsche Nationalbibliothek Frankfurt am Main
- ISBN
-
9783183248094
3183248093
- Maße
-
21 cm
- Umfang
-
X, 145 S.
- Ausgabe
-
Als Ms. gedr.
- Sprache
-
Deutsch
- Anmerkungen
-
Ill., graph. Darst.
Zugl.: Stuttgart, Univ., Diss.
- Erschienen in
-
Fortschrittberichte VDI / 9 / Verein Deutscher Ingenieure ; Nr. 248, Reihe 9
- Schlagwort
-
MOS-FET
CMOS
SOI-Technik
- Inhaltsverzeichnis
- Rechteinformation
-
Bei diesem Objekt liegt nur das Inhaltsverzeichnis digital vor. Der Zugriff darauf ist unbeschränkt möglich.
- Letzte Aktualisierung
-
11.06.2025, 13:44 MESZ
Datenpartner
Dieses Objekt wird bereitgestellt von:
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Objekttyp
- Hochschulschrift
Beteiligte
- Dudek, Volker
- VDI-Verl.
Entstanden
- 1997
Ähnliche Objekte (12)
MOS-Technologie im Sub-100-nm-Bereich
Ein Charge-Sheet-Modell des Silicon-on-Insulator MOS-Transistors für die Schaltungssimulation
Die Alterung bei n-Kanal-MOS-Transistoren unter dem Einfluss hochenergetischer Ladungsträger : der "Hot-Electron"-Effekt
Nichtquasistatisches MOS-Transistormodell
Elektronenstrahltesten passivierter integrierter MOS-Bausteine
Niedertemperatur-Gallium-Arsenid-Hetero-Feld-Effekt-Transistor
Integration von lichtemittierenden Polymeren in die MOS-Technologie
Gasquellen-Molekularstrahlepitaxie von InGaAsP Mehrfach-Quantentopf Laserdioden für den Wellenlängenbereich von 1300 nm bis 1550 nm
Integration epitaktischer InP-Schichten in Si-MOS-Schaltungen
Logik- und Timing-Simulation digitaler MOS-Schaltungen auf Transistorebene
Simulation digitaler MOS-Schaltungen auf Schalterebene unter Berücksichtigung des Zeitverhaltens
Algorithmen zum funktionssicheren Entwurf von MOS-Zellen und zur Schaltungsextraktion
MOS-Technologie im Sub-100-nm-Bereich
Ein Charge-Sheet-Modell des Silicon-on-Insulator MOS-Transistors für die Schaltungssimulation
Die Alterung bei n-Kanal-MOS-Transistoren unter dem Einfluss hochenergetischer Ladungsträger : der "Hot-Electron"-Effekt
Nichtquasistatisches MOS-Transistormodell
Elektronenstrahltesten passivierter integrierter MOS-Bausteine
Niedertemperatur-Gallium-Arsenid-Hetero-Feld-Effekt-Transistor
Integration von lichtemittierenden Polymeren in die MOS-Technologie
Gasquellen-Molekularstrahlepitaxie von InGaAsP Mehrfach-Quantentopf Laserdioden für den Wellenlängenbereich von 1300 nm bis 1550 nm
Integration epitaktischer InP-Schichten in Si-MOS-Schaltungen
Logik- und Timing-Simulation digitaler MOS-Schaltungen auf Transistorebene
Simulation digitaler MOS-Schaltungen auf Schalterebene unter Berücksichtigung des Zeitverhaltens
Algorithmen zum funktionssicheren Entwurf von MOS-Zellen und zur Schaltungsextraktion
MOS-Technologie im Sub-100-nm-Bereich
Ein Charge-Sheet-Modell des Silicon-on-Insulator MOS-Transistors für die Schaltungssimulation
Die Alterung bei n-Kanal-MOS-Transistoren unter dem Einfluss hochenergetischer Ladungsträger : der "Hot-Electron"-Effekt
Nichtquasistatisches MOS-Transistormodell
Elektronenstrahltesten passivierter integrierter MOS-Bausteine
Niedertemperatur-Gallium-Arsenid-Hetero-Feld-Effekt-Transistor
Integration von lichtemittierenden Polymeren in die MOS-Technologie
Gasquellen-Molekularstrahlepitaxie von InGaAsP Mehrfach-Quantentopf Laserdioden für den Wellenlängenbereich von 1300 nm bis 1550 nm
Integration epitaktischer InP-Schichten in Si-MOS-Schaltungen
Logik- und Timing-Simulation digitaler MOS-Schaltungen auf Transistorebene
Simulation digitaler MOS-Schaltungen auf Schalterebene unter Berücksichtigung des Zeitverhaltens