Abschlussbericht über das Forschungsvorhaben Fehlertoleranz und Testbarkeit von VLSI-Algorithmen
- Standort
-
Deutsche Nationalbibliothek Frankfurt am Main
- Maße
-
21 cm
- Umfang
-
27 S.
- Sprache
-
Deutsch
- Anmerkungen
-
graph. Darst.
Literaturverz. S. 23 - 27
- Erschienen in
-
Bericht / Christian-Albrechts-Universität zu Kiel ; Nr. 9207
- Ereignis
-
Veröffentlichung
- (wo)
-
Kiel
- (wer)
-
Inst. für Informatik und Praktische Mathematik
- (wann)
-
1992
- Inhaltsverzeichnis
- Rechteinformation
-
Bei diesem Objekt liegt nur das Inhaltsverzeichnis digital vor. Der Zugriff darauf ist unbeschränkt möglich.
- Letzte Aktualisierung
-
11.03.2025, 12:15 MEZ
Datenpartner
Dieses Objekt wird bereitgestellt von:
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Beteiligte
- Maaß, Rüdiger
- Schimmler, Manfred
- Schmeck, Hartmut
- Inst. für Informatik und Praktische Mathematik
Entstanden
- 1992
Ähnliche Objekte (12)
Analyse von VLSI-Algorithmen
VLSI-Implementierungen von numerischen Algorithmen
Modellierung und Bewertung von VLSI-Algorithmen
Dedizierte VLSI-Architekturen für Block-Matching-Algorithmen
VLSI-Implementierung des Soft-Output-Viterbi-Algorithmus
Parallelisierung des Viterbi-Decoders : Algorithmus und VLSI-Architektur
Entwurfswerkzeuge für VLSI-Layout : Methoden und Algorithmen für den rechnergestützten Entwurf von VLSI-Layout
Entwurf und Implementierung eines VLSI-Zufallszahlengenerators für randomisierte Algorithmen
Multigranulare parallele Algorithmen zur Lösung von Gleichungssystemen der VLSI-Netzwerksimulation
Algorithmen und Datenstrukturen im VLSI-Design : OBDD - Grundlagen und Anwendungen
VLSI-Architekturen für Displacementschätzverfahren auf der Basis von Blockmatching-Algorithmen
Effizienzabschätzungen und experimentelle Verifikation paralleler Algorithmen für lineare Gleichungssysteme der VLSI-Netzwerksimulation
Analyse von VLSI-Algorithmen
VLSI-Implementierungen von numerischen Algorithmen
Modellierung und Bewertung von VLSI-Algorithmen
Dedizierte VLSI-Architekturen für Block-Matching-Algorithmen
VLSI-Implementierung des Soft-Output-Viterbi-Algorithmus
Parallelisierung des Viterbi-Decoders : Algorithmus und VLSI-Architektur
Entwurfswerkzeuge für VLSI-Layout : Methoden und Algorithmen für den rechnergestützten Entwurf von VLSI-Layout
Entwurf und Implementierung eines VLSI-Zufallszahlengenerators für randomisierte Algorithmen
Multigranulare parallele Algorithmen zur Lösung von Gleichungssystemen der VLSI-Netzwerksimulation
Algorithmen und Datenstrukturen im VLSI-Design : OBDD - Grundlagen und Anwendungen
VLSI-Architekturen für Displacementschätzverfahren auf der Basis von Blockmatching-Algorithmen
Effizienzabschätzungen und experimentelle Verifikation paralleler Algorithmen für lineare Gleichungssysteme der VLSI-Netzwerksimulation
Analyse von VLSI-Algorithmen
VLSI-Implementierungen von numerischen Algorithmen
Modellierung und Bewertung von VLSI-Algorithmen
Dedizierte VLSI-Architekturen für Block-Matching-Algorithmen
VLSI-Implementierung des Soft-Output-Viterbi-Algorithmus
Parallelisierung des Viterbi-Decoders : Algorithmus und VLSI-Architektur
Entwurfswerkzeuge für VLSI-Layout : Methoden und Algorithmen für den rechnergestützten Entwurf von VLSI-Layout
Entwurf und Implementierung eines VLSI-Zufallszahlengenerators für randomisierte Algorithmen
Multigranulare parallele Algorithmen zur Lösung von Gleichungssystemen der VLSI-Netzwerksimulation
Algorithmen und Datenstrukturen im VLSI-Design : OBDD - Grundlagen und Anwendungen
VLSI-Architekturen für Displacementschätzverfahren auf der Basis von Blockmatching-Algorithmen