Auswerten von CPU-gestützten Algorithmen zur Störsignalunterdrückung im GNSS-Bereich und FPGA-Implementierung eines SDRs
- Location
-
Deutsche Nationalbibliothek Frankfurt am Main
- Extent
-
Online-Ressource
- Language
-
Deutsch
- Keyword
-
Field programmable gate array
Störunterdrückung
Algorithmus
GNSS
GNSS ; Störsignal ; Algorithmus
- Event
-
Veröffentlichung
- (where)
-
Mittweida
- (who)
-
Hochschule Mittweida
- (when)
-
2015
- Creator
-
Sailer, Stefan
- URN
-
urn:nbn:de:bsz:mit1-opus4-62513
- Rights
-
Der Zugriff auf das Objekt ist unbeschränkt möglich.
- Last update
-
15.08.2025, 7:23 AM CEST
Data provider
This object is provided by:
Deutsche Nationalbibliothek. If you have any questions about the object, please contact the data provider.
Deutsche Nationalbibliothek. If you have any questions about the object, please contact the data provider.
Associated
- Sailer, Stefan
- Hochschule Mittweida
Time of origin
- 2015
Other Objects (12)
How Many CPU Cores is an FPGA Worth? Lessons Learned from Accelerating String Sorting on a CPU-FPGA System
Adaptive lightweight compression acceleration on hybrid CPU-FPGA system
Quantum AI simulator using a hybrid CPU–FPGA approach
Adaptive Lightweight Compression Acceleration on Hybrid CPU-FPGA System
JackHammer: efficient Rowhammer on heterogeneous FPGA-CPU platforms
Platform independent CPU/FPGA co-design: the OscImp-Digital framework
Implementierung einer 4-Bit MiniCPU in VHDL auf einem FPGA
Gestützte GNSS-Signalverarbeitung mittels Fahrdynamiksensoren
Der ATLAS-LVL2-Trigger mit FPGA-Prozessoren : Entwicklung, Aufbau und Funktionsnachweis des hybriden FPGA/CPU-basierten Prozessorsystems ATLANTIS
A hybrid-CPU-FPGA-based solution to the recovery of sha256crypt-hashed passwords
Der ATLAS-LVL2-Trigger mit FPGA-Prozessoren : Entwicklung, Aufbau und Funktionsnachweis des hybriden FPGA/CPU-basierten Prozessorsystems ATLANTIS [[Elektronische Ressource]]
CPU
How Many CPU Cores is an FPGA Worth? Lessons Learned from Accelerating String Sorting on a CPU-FPGA System
Adaptive lightweight compression acceleration on hybrid CPU-FPGA system
Quantum AI simulator using a hybrid CPU–FPGA approach
Adaptive Lightweight Compression Acceleration on Hybrid CPU-FPGA System
JackHammer: efficient Rowhammer on heterogeneous FPGA-CPU platforms
Platform independent CPU/FPGA co-design: the OscImp-Digital framework
Implementierung einer 4-Bit MiniCPU in VHDL auf einem FPGA
Gestützte GNSS-Signalverarbeitung mittels Fahrdynamiksensoren
Der ATLAS-LVL2-Trigger mit FPGA-Prozessoren : Entwicklung, Aufbau und Funktionsnachweis des hybriden FPGA/CPU-basierten Prozessorsystems ATLANTIS
A hybrid-CPU-FPGA-based solution to the recovery of sha256crypt-hashed passwords
Der ATLAS-LVL2-Trigger mit FPGA-Prozessoren : Entwicklung, Aufbau und Funktionsnachweis des hybriden FPGA/CPU-basierten Prozessorsystems ATLANTIS [[Elektronische Ressource]]
CPU
How Many CPU Cores is an FPGA Worth? Lessons Learned from Accelerating String Sorting on a CPU-FPGA System
Adaptive lightweight compression acceleration on hybrid CPU-FPGA system
Quantum AI simulator using a hybrid CPU–FPGA approach
Adaptive Lightweight Compression Acceleration on Hybrid CPU-FPGA System
JackHammer: efficient Rowhammer on heterogeneous FPGA-CPU platforms
Platform independent CPU/FPGA co-design: the OscImp-Digital framework
Implementierung einer 4-Bit MiniCPU in VHDL auf einem FPGA
Gestützte GNSS-Signalverarbeitung mittels Fahrdynamiksensoren
Der ATLAS-LVL2-Trigger mit FPGA-Prozessoren : Entwicklung, Aufbau und Funktionsnachweis des hybriden FPGA/CPU-basierten Prozessorsystems ATLANTIS
A hybrid-CPU-FPGA-based solution to the recovery of sha256crypt-hashed passwords
Der ATLAS-LVL2-Trigger mit FPGA-Prozessoren : Entwicklung, Aufbau und Funktionsnachweis des hybriden FPGA/CPU-basierten Prozessorsystems ATLANTIS [[Elektronische Ressource]]