Hochschulschrift
Adaptive Lightweight Compression Acceleration on Hybrid CPU-FPGA System
- Standort
-
Deutsche Nationalbibliothek Frankfurt am Main
- Umfang
-
Online-Ressource
- Sprache
-
Englisch
- Anmerkungen
-
Dresden, Technische Universität Dresden, Dissertation, 2020
- Klassifikation
-
Informatik
- Ereignis
-
Veröffentlichung
- (wo)
-
Dresden
- (wer)
-
Technische Universität Dresden
- (wann)
-
2021
- Urheber
- Beteiligte Personen und Organisationen
- URN
-
urn:nbn:de:bsz:14-qucosa2-732953
- Rechteinformation
-
Der Zugriff auf das Objekt ist unbeschränkt möglich.
- Letzte Aktualisierung
-
14.08.2025, 11:01 MESZ
Datenpartner
Dieses Objekt wird bereitgestellt von:
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Objekttyp
- Hochschulschrift
Beteiligte
- Jahan Lisa, Nusrat
- Lehner, Wolfgang
- Bach Pedersen, Torben
- Technische Universität Dresden
Entstanden
- 2021
Ähnliche Objekte (12)
Adaptive lightweight compression acceleration on hybrid CPU-FPGA system
How Many CPU Cores is an FPGA Worth? Lessons Learned from Accelerating String Sorting on a CPU-FPGA System
Quantum AI simulator using a hybrid CPU–FPGA approach
JackHammer: efficient Rowhammer on heterogeneous FPGA-CPU platforms
Platform independent CPU/FPGA co-design: the OscImp-Digital framework
Implementierung einer 4-Bit MiniCPU in VHDL auf einem FPGA
ML inference acceleration for lightweight VMMs
FPGA-based Query Acceleration for Non-relational Databases
Der ATLAS-LVL2-Trigger mit FPGA-Prozessoren : Entwicklung, Aufbau und Funktionsnachweis des hybriden FPGA/CPU-basierten Prozessorsystems ATLANTIS
A hybrid-CPU-FPGA-based solution to the recovery of sha256crypt-hashed passwords
Evaluation of high-level languages for general FPGA acceleration
Differential lossless compression for high-speed FPGA cameras
Adaptive lightweight compression acceleration on hybrid CPU-FPGA system
How Many CPU Cores is an FPGA Worth? Lessons Learned from Accelerating String Sorting on a CPU-FPGA System
Quantum AI simulator using a hybrid CPU–FPGA approach
JackHammer: efficient Rowhammer on heterogeneous FPGA-CPU platforms
Platform independent CPU/FPGA co-design: the OscImp-Digital framework
Implementierung einer 4-Bit MiniCPU in VHDL auf einem FPGA
ML inference acceleration for lightweight VMMs
FPGA-based Query Acceleration for Non-relational Databases
Der ATLAS-LVL2-Trigger mit FPGA-Prozessoren : Entwicklung, Aufbau und Funktionsnachweis des hybriden FPGA/CPU-basierten Prozessorsystems ATLANTIS
A hybrid-CPU-FPGA-based solution to the recovery of sha256crypt-hashed passwords
Evaluation of high-level languages for general FPGA acceleration
Differential lossless compression for high-speed FPGA cameras
Adaptive lightweight compression acceleration on hybrid CPU-FPGA system
How Many CPU Cores is an FPGA Worth? Lessons Learned from Accelerating String Sorting on a CPU-FPGA System
Quantum AI simulator using a hybrid CPU–FPGA approach
JackHammer: efficient Rowhammer on heterogeneous FPGA-CPU platforms
Platform independent CPU/FPGA co-design: the OscImp-Digital framework
Implementierung einer 4-Bit MiniCPU in VHDL auf einem FPGA
ML inference acceleration for lightweight VMMs
FPGA-based Query Acceleration for Non-relational Databases
Der ATLAS-LVL2-Trigger mit FPGA-Prozessoren : Entwicklung, Aufbau und Funktionsnachweis des hybriden FPGA/CPU-basierten Prozessorsystems ATLANTIS
A hybrid-CPU-FPGA-based solution to the recovery of sha256crypt-hashed passwords
Evaluation of high-level languages for general FPGA acceleration