- Standort
-
Deutsche Nationalbibliothek Frankfurt am Main
- Umfang
-
Online-Ressource, 1 online resource.
- Sprache
-
Englisch
- Erschienen in
-
Quantum AI simulator using a hybrid CPU–FPGA approach ; volume:13 ; number:1 ; day:12 ; month:5 ; year:2023 ; pages:1-11 ; date:12.2023
Scientific reports ; 13, Heft 1 (12.5.2023), 1-11, 12.2023
- Urheber
-
Suzuki, Teppei
Miyazaki, Tsubasa
Inaritai, Toshiki
Otsuka, Takahiro
- Beteiligte Personen und Organisationen
-
SpringerLink (Online service)
- DOI
-
10.1038/s41598-023-34600-2
- URN
-
urn:nbn:de:101:1-2023090808091713654803
- Rechteinformation
-
Open Access; Der Zugriff auf das Objekt ist unbeschränkt möglich.
- Letzte Aktualisierung
-
14.08.2025, 10:57 MESZ
Datenpartner
Dieses Objekt wird bereitgestellt von:
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Beteiligte
- Suzuki, Teppei
- Miyazaki, Tsubasa
- Inaritai, Toshiki
- Otsuka, Takahiro
- SpringerLink (Online service)
Ähnliche Objekte (12)
Adaptive lightweight compression acceleration on hybrid CPU-FPGA system
Adaptive Lightweight Compression Acceleration on Hybrid CPU-FPGA System
A hybrid-CPU-FPGA-based solution to the recovery of sha256crypt-hashed passwords
Der ATLAS-LVL2-Trigger mit FPGA-Prozessoren : Entwicklung, Aufbau und Funktionsnachweis des hybriden FPGA/CPU-basierten Prozessorsystems ATLANTIS
How Many CPU Cores is an FPGA Worth? Lessons Learned from Accelerating String Sorting on a CPU-FPGA System
JackHammer: efficient Rowhammer on heterogeneous FPGA-CPU platforms
Der ATLAS-LVL2-Trigger mit FPGA-Prozessoren : Entwicklung, Aufbau und Funktionsnachweis des hybriden FPGA/CPU-basierten Prozessorsystems ATLANTIS [[Elektronische Ressource]]
Platform independent CPU/FPGA co-design: the OscImp-Digital framework
Implementierung einer 4-Bit MiniCPU in VHDL auf einem FPGA
CPU
CPU
Performance portability analysis of SYCL with a classical CG on CPU, GPU, and FPGA
Adaptive lightweight compression acceleration on hybrid CPU-FPGA system
Adaptive Lightweight Compression Acceleration on Hybrid CPU-FPGA System
A hybrid-CPU-FPGA-based solution to the recovery of sha256crypt-hashed passwords
Der ATLAS-LVL2-Trigger mit FPGA-Prozessoren : Entwicklung, Aufbau und Funktionsnachweis des hybriden FPGA/CPU-basierten Prozessorsystems ATLANTIS
How Many CPU Cores is an FPGA Worth? Lessons Learned from Accelerating String Sorting on a CPU-FPGA System
JackHammer: efficient Rowhammer on heterogeneous FPGA-CPU platforms
Der ATLAS-LVL2-Trigger mit FPGA-Prozessoren : Entwicklung, Aufbau und Funktionsnachweis des hybriden FPGA/CPU-basierten Prozessorsystems ATLANTIS [[Elektronische Ressource]]
Platform independent CPU/FPGA co-design: the OscImp-Digital framework
Implementierung einer 4-Bit MiniCPU in VHDL auf einem FPGA
CPU
CPU
Performance portability analysis of SYCL with a classical CG on CPU, GPU, and FPGA
Adaptive lightweight compression acceleration on hybrid CPU-FPGA system
Adaptive Lightweight Compression Acceleration on Hybrid CPU-FPGA System
A hybrid-CPU-FPGA-based solution to the recovery of sha256crypt-hashed passwords
Der ATLAS-LVL2-Trigger mit FPGA-Prozessoren : Entwicklung, Aufbau und Funktionsnachweis des hybriden FPGA/CPU-basierten Prozessorsystems ATLANTIS
How Many CPU Cores is an FPGA Worth? Lessons Learned from Accelerating String Sorting on a CPU-FPGA System
JackHammer: efficient Rowhammer on heterogeneous FPGA-CPU platforms
Der ATLAS-LVL2-Trigger mit FPGA-Prozessoren : Entwicklung, Aufbau und Funktionsnachweis des hybriden FPGA/CPU-basierten Prozessorsystems ATLANTIS [[Elektronische Ressource]]
Platform independent CPU/FPGA co-design: the OscImp-Digital framework
Implementierung einer 4-Bit MiniCPU in VHDL auf einem FPGA
CPU
CPU