Auswerten von CPU-gestützten Algorithmen zur Störsignalunterdrückung im GNSS-Bereich und FPGA-Implementierung eines SDRs
- Standort
-
Deutsche Nationalbibliothek Frankfurt am Main
- Umfang
-
Online-Ressource
- Sprache
-
Deutsch
- Schlagwort
-
Field programmable gate array
Störunterdrückung
Algorithmus
GNSS
GNSS ; Störsignal ; Algorithmus
- Ereignis
-
Veröffentlichung
- (wo)
-
Mittweida
- (wer)
-
Hochschule Mittweida
- (wann)
-
2015
- Urheber
-
Sailer, Stefan
- URN
-
urn:nbn:de:bsz:mit1-opus4-62513
- Rechteinformation
-
Der Zugriff auf das Objekt ist unbeschränkt möglich.
- Letzte Aktualisierung
-
15.08.2025, 07:23 MESZ
Datenpartner
Dieses Objekt wird bereitgestellt von:
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Beteiligte
- Sailer, Stefan
- Hochschule Mittweida
Entstanden
- 2015
Ähnliche Objekte (12)
How Many CPU Cores is an FPGA Worth? Lessons Learned from Accelerating String Sorting on a CPU-FPGA System
Adaptive lightweight compression acceleration on hybrid CPU-FPGA system
Quantum AI simulator using a hybrid CPU–FPGA approach
Adaptive Lightweight Compression Acceleration on Hybrid CPU-FPGA System
JackHammer: efficient Rowhammer on heterogeneous FPGA-CPU platforms
Platform independent CPU/FPGA co-design: the OscImp-Digital framework
Implementierung einer 4-Bit MiniCPU in VHDL auf einem FPGA
Gestützte GNSS-Signalverarbeitung mittels Fahrdynamiksensoren
Der ATLAS-LVL2-Trigger mit FPGA-Prozessoren : Entwicklung, Aufbau und Funktionsnachweis des hybriden FPGA/CPU-basierten Prozessorsystems ATLANTIS
A hybrid-CPU-FPGA-based solution to the recovery of sha256crypt-hashed passwords
Der ATLAS-LVL2-Trigger mit FPGA-Prozessoren : Entwicklung, Aufbau und Funktionsnachweis des hybriden FPGA/CPU-basierten Prozessorsystems ATLANTIS [[Elektronische Ressource]]
CPU
How Many CPU Cores is an FPGA Worth? Lessons Learned from Accelerating String Sorting on a CPU-FPGA System
Adaptive lightweight compression acceleration on hybrid CPU-FPGA system
Quantum AI simulator using a hybrid CPU–FPGA approach
Adaptive Lightweight Compression Acceleration on Hybrid CPU-FPGA System
JackHammer: efficient Rowhammer on heterogeneous FPGA-CPU platforms
Platform independent CPU/FPGA co-design: the OscImp-Digital framework
Implementierung einer 4-Bit MiniCPU in VHDL auf einem FPGA
Gestützte GNSS-Signalverarbeitung mittels Fahrdynamiksensoren
Der ATLAS-LVL2-Trigger mit FPGA-Prozessoren : Entwicklung, Aufbau und Funktionsnachweis des hybriden FPGA/CPU-basierten Prozessorsystems ATLANTIS
A hybrid-CPU-FPGA-based solution to the recovery of sha256crypt-hashed passwords
Der ATLAS-LVL2-Trigger mit FPGA-Prozessoren : Entwicklung, Aufbau und Funktionsnachweis des hybriden FPGA/CPU-basierten Prozessorsystems ATLANTIS [[Elektronische Ressource]]
CPU
How Many CPU Cores is an FPGA Worth? Lessons Learned from Accelerating String Sorting on a CPU-FPGA System
Adaptive lightweight compression acceleration on hybrid CPU-FPGA system
Quantum AI simulator using a hybrid CPU–FPGA approach
Adaptive Lightweight Compression Acceleration on Hybrid CPU-FPGA System
JackHammer: efficient Rowhammer on heterogeneous FPGA-CPU platforms
Platform independent CPU/FPGA co-design: the OscImp-Digital framework
Implementierung einer 4-Bit MiniCPU in VHDL auf einem FPGA
Gestützte GNSS-Signalverarbeitung mittels Fahrdynamiksensoren
Der ATLAS-LVL2-Trigger mit FPGA-Prozessoren : Entwicklung, Aufbau und Funktionsnachweis des hybriden FPGA/CPU-basierten Prozessorsystems ATLANTIS
A hybrid-CPU-FPGA-based solution to the recovery of sha256crypt-hashed passwords
Der ATLAS-LVL2-Trigger mit FPGA-Prozessoren : Entwicklung, Aufbau und Funktionsnachweis des hybriden FPGA/CPU-basierten Prozessorsystems ATLANTIS [[Elektronische Ressource]]