Der RISC-Prozessor TOOBSIE : Hintergrundband zum Buch "VLSI-Entwurf eines RISC-Prozessors" für den Entwurfsspezialisten
- Standort
-
Deutsche Nationalbibliothek Frankfurt am Main
- ISBN
-
9783528054175
3528054174
- Maße
-
22 cm
- Umfang
-
VIII, 430 S.
- Sprache
-
Deutsch
- Anmerkungen
-
graph. Darst.
- Schlagwort
-
RISC
VLSI
Schaltungsentwurf
VERILOG
- Ereignis
-
Veröffentlichung
- (wo)
-
Braunschweig, Wiesbaden
- (wer)
-
Vieweg
- (wann)
-
1995
- Urheber
-
Golze, Ulrich
- Inhaltsverzeichnis
- Rechteinformation
-
Bei diesem Objekt liegt nur das Inhaltsverzeichnis digital vor. Der Zugriff darauf ist unbeschränkt möglich.
- Letzte Aktualisierung
-
11.06.2025, 13:58 MESZ
Datenpartner
Dieses Objekt wird bereitgestellt von:
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Beteiligte
- Golze, Ulrich
- Vieweg
Entstanden
- 1995
Ähnliche Objekte (12)
VLSI-Entwurf eines RISC-Prozessors, Buch.
Effizienter Entwurf grosser RISC-Prozessoren
Der Markt von RISC-Prozessoren
Virtuelle, assoziative Registerspeicher für RISC-Prozessoren
Entwurf und Implementierung eines multi-threaded RISC-Prozessors
Befehlssatzentwurf und Codedichte-Optimierung für RISC-Prozessoren
Mikrorechner-Technik, Kurseinheit 3.. RISC-Prozessoren und Arithmetik-Prozessoren / Autor: Helmut Bähring
Parallelität und dynamische Datenpfadrekonfiguration in eingebetteten RISC-Prozessoren
Eine Methode zur formalen Verifikation von RISC-Prozessoren
Eine Methode zur formalen Verifikation von RISC-Prozessoren
Vergleichende Untersuchungen zu RISC-Prozessoren am Beispiel MIPS und SPARC
Fehlertolerante VLSI-Prozessoren
VLSI-Entwurf eines RISC-Prozessors, Buch.
Effizienter Entwurf grosser RISC-Prozessoren
Der Markt von RISC-Prozessoren
Virtuelle, assoziative Registerspeicher für RISC-Prozessoren
Entwurf und Implementierung eines multi-threaded RISC-Prozessors
Befehlssatzentwurf und Codedichte-Optimierung für RISC-Prozessoren
Mikrorechner-Technik, Kurseinheit 3.. RISC-Prozessoren und Arithmetik-Prozessoren / Autor: Helmut Bähring
Parallelität und dynamische Datenpfadrekonfiguration in eingebetteten RISC-Prozessoren
Eine Methode zur formalen Verifikation von RISC-Prozessoren
Eine Methode zur formalen Verifikation von RISC-Prozessoren
Vergleichende Untersuchungen zu RISC-Prozessoren am Beispiel MIPS und SPARC
Fehlertolerante VLSI-Prozessoren
VLSI-Entwurf eines RISC-Prozessors, Buch.
Effizienter Entwurf grosser RISC-Prozessoren
Der Markt von RISC-Prozessoren
Virtuelle, assoziative Registerspeicher für RISC-Prozessoren
Entwurf und Implementierung eines multi-threaded RISC-Prozessors
Befehlssatzentwurf und Codedichte-Optimierung für RISC-Prozessoren
Mikrorechner-Technik, Kurseinheit 3.. RISC-Prozessoren und Arithmetik-Prozessoren / Autor: Helmut Bähring
Parallelität und dynamische Datenpfadrekonfiguration in eingebetteten RISC-Prozessoren
Eine Methode zur formalen Verifikation von RISC-Prozessoren
Eine Methode zur formalen Verifikation von RISC-Prozessoren
Vergleichende Untersuchungen zu RISC-Prozessoren am Beispiel MIPS und SPARC