- Standort
-
Deutsche Nationalbibliothek Frankfurt am Main
- ISBN
-
9783528054168
- Maße
-
22 cm
- Umfang
-
XXII, 435 S.
- Sprache
-
Deutsch
- Anmerkungen
-
Ill., graph. Darst.
Literaturverz. S. 423 - 428
- Erschienen in
-
VLSI-Entwurf eines RISC-Prozessors
- Ereignis
-
Veröffentlichung
- (wo)
-
Braunschweig, Wiesbaden
- (wer)
-
Vieweg
- (wann)
-
1995
- Inhaltsverzeichnis
- Rechteinformation
-
Bei diesem Objekt liegt nur das Inhaltsverzeichnis digital vor. Der Zugriff darauf ist unbeschränkt möglich.
- Letzte Aktualisierung
-
11.03.2025, 11:40 MEZ
Datenpartner
Dieses Objekt wird bereitgestellt von:
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Beteiligte
- Vieweg
Entstanden
- 1995
Ähnliche Objekte (12)
Der RISC-Prozessor TOOBSIE : Hintergrundband zum Buch "VLSI-Entwurf eines RISC-Prozessors" für den Entwurfsspezialisten
Effizienter Entwurf grosser RISC-Prozessoren
Fehlertolerante VLSI-Prozessoren
Der Markt von RISC-Prozessoren
Entwurf und Implementierung eines multi-threaded RISC-Prozessors
Virtuelle, assoziative Registerspeicher für RISC-Prozessoren
Befehlssatzentwurf und Codedichte-Optimierung für RISC-Prozessoren
Mikrorechner-Technik, Kurseinheit 3.. RISC-Prozessoren und Arithmetik-Prozessoren / Autor: Helmut Bähring
Parallelität und dynamische Datenpfadrekonfiguration in eingebetteten RISC-Prozessoren
Eine Methode zur formalen Verifikation von RISC-Prozessoren
Eine Methode zur formalen Verifikation von RISC-Prozessoren
Neue Architekturmerkmale und Entwicklungsverfahren für VLSI-Prozessoren
Der RISC-Prozessor TOOBSIE : Hintergrundband zum Buch "VLSI-Entwurf eines RISC-Prozessors" für den Entwurfsspezialisten
Effizienter Entwurf grosser RISC-Prozessoren
Fehlertolerante VLSI-Prozessoren
Der Markt von RISC-Prozessoren
Entwurf und Implementierung eines multi-threaded RISC-Prozessors
Virtuelle, assoziative Registerspeicher für RISC-Prozessoren
Befehlssatzentwurf und Codedichte-Optimierung für RISC-Prozessoren
Mikrorechner-Technik, Kurseinheit 3.. RISC-Prozessoren und Arithmetik-Prozessoren / Autor: Helmut Bähring
Parallelität und dynamische Datenpfadrekonfiguration in eingebetteten RISC-Prozessoren
Eine Methode zur formalen Verifikation von RISC-Prozessoren
Eine Methode zur formalen Verifikation von RISC-Prozessoren
Neue Architekturmerkmale und Entwicklungsverfahren für VLSI-Prozessoren
Der RISC-Prozessor TOOBSIE : Hintergrundband zum Buch "VLSI-Entwurf eines RISC-Prozessors" für den Entwurfsspezialisten
Effizienter Entwurf grosser RISC-Prozessoren
Fehlertolerante VLSI-Prozessoren
Der Markt von RISC-Prozessoren
Entwurf und Implementierung eines multi-threaded RISC-Prozessors
Virtuelle, assoziative Registerspeicher für RISC-Prozessoren
Befehlssatzentwurf und Codedichte-Optimierung für RISC-Prozessoren
Mikrorechner-Technik, Kurseinheit 3.. RISC-Prozessoren und Arithmetik-Prozessoren / Autor: Helmut Bähring
Parallelität und dynamische Datenpfadrekonfiguration in eingebetteten RISC-Prozessoren
Eine Methode zur formalen Verifikation von RISC-Prozessoren
Eine Methode zur formalen Verifikation von RISC-Prozessoren