- Standort
-
Deutsche Nationalbibliothek Frankfurt am Main
- Maße
-
30 cm
- Umfang
-
143 S.
- Sprache
-
Deutsch
- Anmerkungen
-
graph. Darst.
München, Techn. Univ., Diss., 1987
- Schlagwort
-
Schaltkreis
VLSI
Festkörperschaltkreis
Integrierter Schaltkreis
Fehlerkorrektur
Integrierte Schaltung
VLSI
Korrektur
- Urheber
-
Holzapfel, Heinz Peter
- Inhaltsverzeichnis
- Rechteinformation
-
Bei diesem Objekt liegt nur das Inhaltsverzeichnis digital vor. Der Zugriff darauf ist unbeschränkt möglich.
- Letzte Aktualisierung
-
11.06.2025, 13:34 MESZ
Datenpartner
Dieses Objekt wird bereitgestellt von:
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Objekttyp
- Hochschulschrift
Beteiligte
- Holzapfel, Heinz Peter
Ähnliche Objekte (12)
Automatische Synthese von parallelen Prozessor-Strukturen für VLSI-Schaltungen
VLSI-Entwurf eines RISC-Prozessors, Buch.
Neue Architekturmerkmale und Entwicklungsverfahren für VLSI-Prozessoren
Der RISC-Prozessor TOOBSIE : Hintergrundband zum Buch "VLSI-Entwurf eines RISC-Prozessors" für den Entwurfsspezialisten
VLSI Implementierung eines parallelen Hough-Transformations-Prozessors mit dynamisch nachladbaren Mustern
VLSI-Komplexitätsuntersuchungen
Preemptive Multitasking auf FPGA-Prozessoren : ein Betriebssystem für FPGA-Prozessoren
Befehlsanordnung für superskalare Prozessoren
Entwurfsraumexploration ressourceneffizienter VLIW-Prozessoren
Theorembeweisen mit assoziativen Prozessoren
Preemptive Multitasking auf FPGA-Prozessoren : ein Betriebssystem für FPGA-Prozessoren
Abschätzungstoleranzen im hierarchischen VLSI-Entwurf
Automatische Synthese von parallelen Prozessor-Strukturen für VLSI-Schaltungen
VLSI-Entwurf eines RISC-Prozessors, Buch.
Neue Architekturmerkmale und Entwicklungsverfahren für VLSI-Prozessoren
Der RISC-Prozessor TOOBSIE : Hintergrundband zum Buch "VLSI-Entwurf eines RISC-Prozessors" für den Entwurfsspezialisten
VLSI Implementierung eines parallelen Hough-Transformations-Prozessors mit dynamisch nachladbaren Mustern
VLSI-Komplexitätsuntersuchungen
Preemptive Multitasking auf FPGA-Prozessoren : ein Betriebssystem für FPGA-Prozessoren
Befehlsanordnung für superskalare Prozessoren
Entwurfsraumexploration ressourceneffizienter VLIW-Prozessoren
Theorembeweisen mit assoziativen Prozessoren
Preemptive Multitasking auf FPGA-Prozessoren : ein Betriebssystem für FPGA-Prozessoren
Abschätzungstoleranzen im hierarchischen VLSI-Entwurf
Automatische Synthese von parallelen Prozessor-Strukturen für VLSI-Schaltungen
VLSI-Entwurf eines RISC-Prozessors, Buch.
Neue Architekturmerkmale und Entwicklungsverfahren für VLSI-Prozessoren
Der RISC-Prozessor TOOBSIE : Hintergrundband zum Buch "VLSI-Entwurf eines RISC-Prozessors" für den Entwurfsspezialisten
VLSI Implementierung eines parallelen Hough-Transformations-Prozessors mit dynamisch nachladbaren Mustern
VLSI-Komplexitätsuntersuchungen
Preemptive Multitasking auf FPGA-Prozessoren : ein Betriebssystem für FPGA-Prozessoren
Befehlsanordnung für superskalare Prozessoren
Entwurfsraumexploration ressourceneffizienter VLIW-Prozessoren
Theorembeweisen mit assoziativen Prozessoren
Preemptive Multitasking auf FPGA-Prozessoren : ein Betriebssystem für FPGA-Prozessoren