Formale Verifikation von Basistransformationen für Funktionsdarstellungen

zu Verbundenen Objekten

Standort
Deutsche Nationalbibliothek Frankfurt am Main
Umfang
Online-Ressource
Sprache
Deutsch

Schlagwort
Algorithmus
Verifikation

Ereignis
Veröffentlichung
(wo)
Stuttgart
(wer)
Universitätsbibliothek der Universität Stuttgart
(wann)
2021
Urheber
Urban, Philipp

DOI
10.18419/opus-11722
URN
urn:nbn:de:bsz:93-opus-ds-117396
Rechteinformation
Der Zugriff auf das Objekt ist unbeschränkt möglich.
Letzte Aktualisierung
25.03.2025, 13:55 MEZ

Datenpartner

Dieses Objekt wird bereitgestellt von:
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Original beim Datenpartner anzeigen

Beteiligte

  • Urban, Philipp
  • Universitätsbibliothek der Universität Stuttgart

Entstanden

  • 2021

Ähnliche Objekte (12)

Formale Verifikation von MOS-Transistorschaltungen

Hochschulschrift

Formale Verifikation von MOS-Transistorschaltungen

Formale Analyse und Verifikation von Programmen

Hochschulschrift

Formale Analyse und Verifikation von Programmen

Formale Verifikation digitaler Systeme mit Petrinetzen

Hochschulschrift

Formale Verifikation digitaler Systeme mit Petrinetzen

Formale Verifikation digitaler Systeme mit Petrinetzen

Hochschulschrift

Formale Verifikation digitaler Systeme mit Petrinetzen

Ansätze zur formalen Verifikation analoger Schaltungen

Hochschulschrift

Ansätze zur formalen Verifikation analoger Schaltungen

Verknüpfung von formaler Verifikation und modellgetriebener Entwicklung

Hochschulschrift

Verknüpfung von formaler Verifikation und modellgetriebener Entwicklung

Eigenschaftsbasierte Abstraktion für die formale Verifikation von Komponentensystemen

Hochschulschrift

Eigenschaftsbasierte Abstraktion für die formale Verifikation von Komponentensystemen

Formale Verifikation sequentieller Kontrollpfade mit Petrinetzen : [Bericht]

Formale Verifikation sequentieller Kontrollpfade mit Petrinetzen : [Bericht]

Formale Verifikation der Korrektheit sicherheitskritischer Java-Anwendungen

Hochschulschrift

Formale Verifikation der Korrektheit sicherheitskritischer Java-Anwendungen

Formale Verifikation der Korrektheit sicherheitskritischer Java Anwendungen

Formale Verifikation der Korrektheit sicherheitskritischer Java Anwendungen

Eine Methode zur formalen Verifikation von RISC-Prozessoren

Hochschulschrift

Eine Methode zur formalen Verifikation von RISC-Prozessoren

Eine Methode zur formalen Verifikation von RISC-Prozessoren

Hochschulschrift

Eine Methode zur formalen Verifikation von RISC-Prozessoren

Verbundene Objekte