Formale Verifikation sequentieller Kontrollpfade mit Petrinetzen : [Bericht]
- Standort
-
Deutsche Nationalbibliothek Frankfurt am Main
- Maße
-
30 cm
- Umfang
-
42 S.
- Sprache
-
Deutsch
- Anmerkungen
-
graph. Darst.
- Erschienen in
-
Berichte zur Rechnerarchitektur ; Bd. 7, Nr. 2
- Ereignis
-
Veröffentlichung
- (wo)
-
Jena
- (wer)
-
Inst. für Informatik, Lehrstuhl für Rechnerarchitektur und -kommunikation
- (wann)
-
2001
- Urheber
- Inhaltsverzeichnis
- Rechteinformation
-
Bei diesem Objekt liegt nur das Inhaltsverzeichnis digital vor. Der Zugriff darauf ist unbeschränkt möglich.
- Letzte Aktualisierung
-
11.06.2025, 13:46 MESZ
Datenpartner
Dieses Objekt wird bereitgestellt von:
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Beteiligte
- Erhard, Werner
- Reinsch, Andreas
- Schober, Torsten
- Inst. für Informatik, Lehrstuhl für Rechnerarchitektur und -kommunikation
Entstanden
- 2001
Ähnliche Objekte (12)
Formale Verifikation digitaler Systeme mit Petrinetzen
Formale Verifikation digitaler Systeme mit Petrinetzen
Symbolische LTL-Verifikation von Petrinetzen
Symbolische LTL-Verifikation von Petrinetzen
Verifikation von halbgeordneten Abläufen in Petrinetzen
Ein Beitrag zur Verifikation von Kommunikationsprotokollen mit Petri-Netzen
Formale Beschreibung und automatisierte Verifikation von sequentiellem Hardwareverhalten auf der Basis von Logik höherer Ordnung
Untersuchungen einer Klasse kooperierender sequentieller Prozessoren mit Hilfe von Petri-Netzen
Formale Verifikation von MOS-Transistorschaltungen
Formale Verifikation von Basistransformationen für Funktionsdarstellungen
Formale Analyse und Verifikation von Programmen
Ansätze zur formalen Verifikation analoger Schaltungen
Formale Verifikation digitaler Systeme mit Petrinetzen
Formale Verifikation digitaler Systeme mit Petrinetzen
Symbolische LTL-Verifikation von Petrinetzen
Symbolische LTL-Verifikation von Petrinetzen
Verifikation von halbgeordneten Abläufen in Petrinetzen
Ein Beitrag zur Verifikation von Kommunikationsprotokollen mit Petri-Netzen
Formale Beschreibung und automatisierte Verifikation von sequentiellem Hardwareverhalten auf der Basis von Logik höherer Ordnung
Untersuchungen einer Klasse kooperierender sequentieller Prozessoren mit Hilfe von Petri-Netzen
Formale Verifikation von MOS-Transistorschaltungen
Formale Verifikation von Basistransformationen für Funktionsdarstellungen
Formale Analyse und Verifikation von Programmen
Ansätze zur formalen Verifikation analoger Schaltungen
Formale Verifikation digitaler Systeme mit Petrinetzen
Formale Verifikation digitaler Systeme mit Petrinetzen
Symbolische LTL-Verifikation von Petrinetzen
Symbolische LTL-Verifikation von Petrinetzen
Verifikation von halbgeordneten Abläufen in Petrinetzen
Ein Beitrag zur Verifikation von Kommunikationsprotokollen mit Petri-Netzen
Formale Beschreibung und automatisierte Verifikation von sequentiellem Hardwareverhalten auf der Basis von Logik höherer Ordnung
Untersuchungen einer Klasse kooperierender sequentieller Prozessoren mit Hilfe von Petri-Netzen
Formale Verifikation von MOS-Transistorschaltungen
Formale Verifikation von Basistransformationen für Funktionsdarstellungen
Formale Analyse und Verifikation von Programmen