- Standort
-
Deutsche Nationalbibliothek Frankfurt am Main
- Umfang
-
Online-Ressource
- Sprache
-
Deutsch
- Anmerkungen
-
Jena, Univ., Diss., 2003
- Schlagwort
-
Digitales System
Hardwareverifikation
Formale Methode
Petri-Netz
Kontrollfluss
VHDL
Digitales System
Hardwareverifikation
Petri-Netz
- Urheber
- URN
-
urn:nbn:de:gbv:27-20060809-123458-6urn:nbn:de:gbv:27-20060809-123458-6
- Rechteinformation
-
Der Zugriff auf das Objekt ist unbeschränkt möglich.
- Letzte Aktualisierung
-
25.03.2025, 13:41 MEZ
Datenpartner
Dieses Objekt wird bereitgestellt von:
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Objekttyp
- Hochschulschrift
Beteiligte
Ähnliche Objekte (12)
Formale Verifikation digitaler Systeme mit Petrinetzen
Formale Verifikation sequentieller Kontrollpfade mit Petrinetzen : [Bericht]
Symbolische LTL-Verifikation von Petrinetzen
Symbolische LTL-Verifikation von Petrinetzen
Verifikation von halbgeordneten Abläufen in Petrinetzen
Ein Beitrag zur Verifikation von Kommunikationsprotokollen mit Petri-Netzen
Funktionelle Verifikation synchroner, digitaler Systeme
Formale Verifikation von MOS-Transistorschaltungen
Digitale Hardware-Software-Systeme : Spezifikation und Verifikation
Formale Verifikation von Realzeit-Systemen mittels Cottbus Timed Automata
Formale Verifikation von Realzeit-Systemen mittels Cottbus-Timed-Automata
Ansätze zur formalen Verifikation analoger Schaltungen
Formale Verifikation digitaler Systeme mit Petrinetzen
Formale Verifikation sequentieller Kontrollpfade mit Petrinetzen : [Bericht]
Symbolische LTL-Verifikation von Petrinetzen
Symbolische LTL-Verifikation von Petrinetzen
Verifikation von halbgeordneten Abläufen in Petrinetzen
Ein Beitrag zur Verifikation von Kommunikationsprotokollen mit Petri-Netzen
Funktionelle Verifikation synchroner, digitaler Systeme
Formale Verifikation von MOS-Transistorschaltungen
Digitale Hardware-Software-Systeme : Spezifikation und Verifikation
Formale Verifikation von Realzeit-Systemen mittels Cottbus Timed Automata
Formale Verifikation von Realzeit-Systemen mittels Cottbus-Timed-Automata
Ansätze zur formalen Verifikation analoger Schaltungen
Formale Verifikation digitaler Systeme mit Petrinetzen
Formale Verifikation sequentieller Kontrollpfade mit Petrinetzen : [Bericht]
Symbolische LTL-Verifikation von Petrinetzen
Symbolische LTL-Verifikation von Petrinetzen
Verifikation von halbgeordneten Abläufen in Petrinetzen
Ein Beitrag zur Verifikation von Kommunikationsprotokollen mit Petri-Netzen
Funktionelle Verifikation synchroner, digitaler Systeme
Formale Verifikation von MOS-Transistorschaltungen
Digitale Hardware-Software-Systeme : Spezifikation und Verifikation
Formale Verifikation von Realzeit-Systemen mittels Cottbus Timed Automata
Formale Verifikation von Realzeit-Systemen mittels Cottbus-Timed-Automata