Hochschulschrift
Timing-Optimierung beim physikalischen Layout von nicht-hierarchischen Designs hochintegrierter Logikchips
- Standort
-
Deutsche Nationalbibliothek Frankfurt am Main
- Maße
-
30 cm
- Umfang
-
V, 149 S.
- Sprache
-
Deutsch
- Anmerkungen
-
graph. Darst.
Bonn, Univ., Diss., 1999
- Schlagwort
-
VLSI
Verknüpfungsglied
Timingsimulation
Verdrahtung
Platzierung
- Urheber
- Inhaltsverzeichnis
- Rechteinformation
-
Bei diesem Objekt liegt nur das Inhaltsverzeichnis digital vor. Der Zugriff darauf ist unbeschränkt möglich.
- Letzte Aktualisierung
-
11.06.2025, 13:40 MESZ
Datenpartner
Dieses Objekt wird bereitgestellt von:
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Objekttyp
- Hochschulschrift
Beteiligte
Ähnliche Objekte (12)
Integrierte Placement- und Timing-Optimierung beim physikalischen Layout von nicht-hierarchischen Designs hochintegrierter Logikchips
Timing driven floorplanning beim hierarchischen VLSI-Entwurf
Pinzuordnungs-Algorithmen zu Optimierung der Verdrahtbarkeit beim hierarchischen Layoutentwurf
Mehrkriteriale Optimierung dynamischer Probleme in zentralen und hierarchischen Strukturen
Pinzuordnungs-Algorithmen zur Optimierung der Verdrahtbarkeit beim hierarchischen Layoutentwurf
Ein Modell zur entwurfsbegleitenden hierarchischen Behandlung des Zeitverhaltens beim physikalischen VLSI-Entwurf
Kommunikation in hierarchischen Speichersystemen
Fluktuationssplitting auf hierarchischen Netzen
Eine Modellbeschreibungssprache zur Unterstützung der Simulation und Optimierung von nichtlinearen und linearisierten hierarchischen Systemen
Abschätzungstoleranzen im hierarchischen VLSI-Entwurf
FEM auf irregulären hierarchischen Dreiecksnetzen
Rechnergestützte Analyse von hierarchischen Automatennetzen
Integrierte Placement- und Timing-Optimierung beim physikalischen Layout von nicht-hierarchischen Designs hochintegrierter Logikchips
Timing driven floorplanning beim hierarchischen VLSI-Entwurf
Pinzuordnungs-Algorithmen zu Optimierung der Verdrahtbarkeit beim hierarchischen Layoutentwurf
Mehrkriteriale Optimierung dynamischer Probleme in zentralen und hierarchischen Strukturen
Pinzuordnungs-Algorithmen zur Optimierung der Verdrahtbarkeit beim hierarchischen Layoutentwurf
Ein Modell zur entwurfsbegleitenden hierarchischen Behandlung des Zeitverhaltens beim physikalischen VLSI-Entwurf
Kommunikation in hierarchischen Speichersystemen
Fluktuationssplitting auf hierarchischen Netzen
Eine Modellbeschreibungssprache zur Unterstützung der Simulation und Optimierung von nichtlinearen und linearisierten hierarchischen Systemen
Abschätzungstoleranzen im hierarchischen VLSI-Entwurf
FEM auf irregulären hierarchischen Dreiecksnetzen
Rechnergestützte Analyse von hierarchischen Automatennetzen
Integrierte Placement- und Timing-Optimierung beim physikalischen Layout von nicht-hierarchischen Designs hochintegrierter Logikchips
Timing driven floorplanning beim hierarchischen VLSI-Entwurf
Pinzuordnungs-Algorithmen zu Optimierung der Verdrahtbarkeit beim hierarchischen Layoutentwurf
Mehrkriteriale Optimierung dynamischer Probleme in zentralen und hierarchischen Strukturen
Pinzuordnungs-Algorithmen zur Optimierung der Verdrahtbarkeit beim hierarchischen Layoutentwurf
Ein Modell zur entwurfsbegleitenden hierarchischen Behandlung des Zeitverhaltens beim physikalischen VLSI-Entwurf
Kommunikation in hierarchischen Speichersystemen
Fluktuationssplitting auf hierarchischen Netzen
Eine Modellbeschreibungssprache zur Unterstützung der Simulation und Optimierung von nichtlinearen und linearisierten hierarchischen Systemen
Abschätzungstoleranzen im hierarchischen VLSI-Entwurf
FEM auf irregulären hierarchischen Dreiecksnetzen