Effiziente Generierung von Zustandsautomaten mit integriertem Datenpfad aus taktgebundenen VHDL-Verhaltensbeschreibungen
- Standort
-
Deutsche Nationalbibliothek Frankfurt am Main
- Umfang
-
Online-Ressource
- Sprache
-
Deutsch
- Erschienen in
-
WSI-Reports - Schriftenreihe des Wilhelm-Schickard-Instituts für Informatik ; 2000, 18
- Schlagwort
-
Tübingen / Wilhelm-Schickard-Institut für Informatik
- Ereignis
-
Veröffentlichung
- (wo)
-
Tübingen
- (wer)
-
Universitätsbibliothek Tübingen
- (wann)
-
2000
- Urheber
-
Lange, Walter
- URN
-
urn:nbn:de:bsz:21-opus-12083
- Rechteinformation
-
Der Zugriff auf das Objekt ist unbeschränkt möglich.
- Letzte Aktualisierung
-
25.03.2025, 13:56 MEZ
Datenpartner
Dieses Objekt wird bereitgestellt von:
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Beteiligte
- Lange, Walter
- Universitätsbibliothek Tübingen
Entstanden
- 2000
Ähnliche Objekte (12)
Effizientes symbolisches Model-Checking von Realzeitaspekten für VHDL
Generierung effizienter Übersetzer
VHDL-Komplexitätsanalyse
Μ-VHDL : Implementierungswege für einen VHDL-Compiler ; Forschungsbericht
Generierung effizienter Protokoll-Implementierungen aus Estelle-Spezifikationen
Effizienter Entwurfsfluss durch neue Verfahren der Logiksynthese und Technologieabbildung von VHDL-Hardwarebeschreibungen
VHDL : eine Einführung
Parallele VHDL-Simulation
Die VHDL-Syntax
Zur Spezifikation eingebetteter mikroelektronischer Systeme : ein kundenorientiertes Phasen-Modell und die Generierung verwertbarer VHDL-Beschreibungen
Zur Spezifikation eingebetteter mikroelektronischer Systeme : ein kundenorientiertes Phasen-Modell und die Generierung verwertbarer VHDL-Beschreibungen
Generierung von effizienten Security-/Safety-Monitoren aus modellbasierten Beschreibungen
Effizientes symbolisches Model-Checking von Realzeitaspekten für VHDL
Generierung effizienter Übersetzer
VHDL-Komplexitätsanalyse
Μ-VHDL : Implementierungswege für einen VHDL-Compiler ; Forschungsbericht
Generierung effizienter Protokoll-Implementierungen aus Estelle-Spezifikationen
Effizienter Entwurfsfluss durch neue Verfahren der Logiksynthese und Technologieabbildung von VHDL-Hardwarebeschreibungen
VHDL : eine Einführung
Parallele VHDL-Simulation
Die VHDL-Syntax
Zur Spezifikation eingebetteter mikroelektronischer Systeme : ein kundenorientiertes Phasen-Modell und die Generierung verwertbarer VHDL-Beschreibungen
Zur Spezifikation eingebetteter mikroelektronischer Systeme : ein kundenorientiertes Phasen-Modell und die Generierung verwertbarer VHDL-Beschreibungen
Generierung von effizienten Security-/Safety-Monitoren aus modellbasierten Beschreibungen
Effizientes symbolisches Model-Checking von Realzeitaspekten für VHDL
Generierung effizienter Übersetzer
VHDL-Komplexitätsanalyse
Μ-VHDL : Implementierungswege für einen VHDL-Compiler ; Forschungsbericht
Generierung effizienter Protokoll-Implementierungen aus Estelle-Spezifikationen
Effizienter Entwurfsfluss durch neue Verfahren der Logiksynthese und Technologieabbildung von VHDL-Hardwarebeschreibungen
VHDL : eine Einführung
Parallele VHDL-Simulation
Die VHDL-Syntax
Zur Spezifikation eingebetteter mikroelektronischer Systeme : ein kundenorientiertes Phasen-Modell und die Generierung verwertbarer VHDL-Beschreibungen
Zur Spezifikation eingebetteter mikroelektronischer Systeme : ein kundenorientiertes Phasen-Modell und die Generierung verwertbarer VHDL-Beschreibungen