Hochschulschrift
Dynamisch und partiell rekonfigurierbare Hardwarearchitektur mit adaptivem hardwaregestützten Routing zur Laufzeit
- Standort
-
Deutsche Nationalbibliothek Frankfurt am Main
- Umfang
-
Online-Ressource
- Sprache
-
Deutsch
- Anmerkungen
-
Karlsruhe, Karlsruher Institut für Technologie (KIT), Diss., 2015
- Klassifikation
-
Informatik
- Schlagwort
-
Architektur
Modul
Prozessor
Rekonfiguration
CUDA
Grafikprozessor
Anwendungsspezifischer Prozessor
FLOPS
CPLD
CISC
Datenpfad
CMOS
- Ereignis
-
Veröffentlichung
- (wo)
-
Karlsruhe
- (wer)
-
KIT-Bibliothek
- (wann)
-
2015
- Urheber
- Beteiligte Personen und Organisationen
-
Becker, J.
- URN
-
urn:nbn:de:swb:90-536676
- Rechteinformation
-
Der Zugriff auf das Objekt ist unbeschränkt möglich.
- Letzte Aktualisierung
-
25.03.2025, 13:50 MEZ
Datenpartner
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Objekttyp
- Hochschulschrift
Beteiligte
- Thomas, Alexander
- Becker, J.
- KIT-Bibliothek
Entstanden
- 2015