High-speed instruction-set coprocessor for lattice-based key encapsulation mechanism: Saber in hardware
- Standort
-
Deutsche Nationalbibliothek Frankfurt am Main
- Umfang
-
Online-Ressource
- Sprache
-
Englisch
- Erschienen in
-
High-speed instruction-set coprocessor for lattice-based key encapsulation mechanism: Saber in hardware ; volume:2020 ; number:4 ; pages:443-466
IACR transactions on cryptographic hardware and embedded systems ; 2020, Heft 4, 443-466
- Klassifikation
-
Informatik
- Urheber
-
Sinha Roy, Sujoy
Basso, Andrea
- DOI
-
10.13154/tches.v2020.i4.443-466
- URN
-
urn:nbn:de:hbz:294-TCHES-1503
- Rechteinformation
-
Der Zugriff auf das Objekt ist unbeschränkt möglich.
- Letzte Aktualisierung
-
15.08.2025, 07:23 MESZ
Datenpartner
Dieses Objekt wird bereitgestellt von:
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Beteiligte
- Sinha Roy, Sujoy
- Basso, Andrea
Ähnliche Objekte (12)
Standard lattice-based key encapsulation on embedded devices
Computing Shortest Lattice Vectors on Special Hardware
High-speed masking for polynomial comparison in lattice-based KEMs
Verified NTT multiplications for NISTPQC KEM lattice finalists: Kyber, SABER, and NTRU
High-speed hardware architecture for implementations of multivariate signature generations on FPGAs
Hardware-effiziente, hochparallele Implementierungen von Lattice-Boltzmann-Verfahren für komplexe Geometrien
Del saber
Sabiduría. - Saber
Para saber
Para saber
¿Cómo saber?
Quieres saber .....
Standard lattice-based key encapsulation on embedded devices
Computing Shortest Lattice Vectors on Special Hardware
High-speed masking for polynomial comparison in lattice-based KEMs
Verified NTT multiplications for NISTPQC KEM lattice finalists: Kyber, SABER, and NTRU
High-speed hardware architecture for implementations of multivariate signature generations on FPGAs
Hardware-effiziente, hochparallele Implementierungen von Lattice-Boltzmann-Verfahren für komplexe Geometrien
Del saber
Sabiduría. - Saber
Para saber
Para saber
¿Cómo saber?
Quieres saber .....
Standard lattice-based key encapsulation on embedded devices
Computing Shortest Lattice Vectors on Special Hardware
High-speed masking for polynomial comparison in lattice-based KEMs
Verified NTT multiplications for NISTPQC KEM lattice finalists: Kyber, SABER, and NTRU
High-speed hardware architecture for implementations of multivariate signature generations on FPGAs
Hardware-effiziente, hochparallele Implementierungen von Lattice-Boltzmann-Verfahren für komplexe Geometrien
Del saber
Sabiduría. - Saber
Para saber
Para saber
¿Cómo saber?