VHDL-Implementierung der Arkussinusfunktion und der Division von Festkommazahlen nach dem CORDIC Algorithmus
- Standort
-
Deutsche Nationalbibliothek Frankfurt am Main
- Umfang
-
Online-Ressource
- Sprache
-
Deutsch
- Klassifikation
-
Elektrotechnik, Elektronik
- Schlagwort
-
CORDIC-Algorithmus
VHDL
Division
Sinusfunktion
Field programmable gate array
Sensor
- Ereignis
-
Veröffentlichung
- (wo)
-
Dortmund
- (wer)
-
Fachhochschule Dortmund
- (wann)
-
2021
- Urheber
-
Tijani, Sofiene
- Beteiligte Personen und Organisationen
-
Karagounis, Michael
- DOI
-
10.26205/opus-2997
- URN
-
urn:nbn:de:hbz:dm13-29974
- Rechteinformation
-
Der Zugriff auf das Objekt ist unbeschränkt möglich.
- Letzte Aktualisierung
-
14.08.2025, 10:44 MESZ
Datenpartner
Dieses Objekt wird bereitgestellt von:
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Beteiligte
- Tijani, Sofiene
- Karagounis, Michael
- Fachhochschule Dortmund
Entstanden
- 2021
Ähnliche Objekte (12)
Konzeption und Implementierung einer Transformation semantischer Einheiten nach VHDL
VHDL-Komplexitätsanalyse
Implementierung einer 4-Bit MiniCPU in VHDL auf einem FPGA
Μ-VHDL : Implementierungswege für einen VHDL-Compiler ; Forschungsbericht
Die VHDL-Syntax
VHDL : eine Einführung
Parallele VHDL-Simulation
Modellierung, Implementierung und Bewertung einer sicherheitsgerichteten 1002-Architektur mit VHDL auf FPGA-Ebene
Implementierung und Evaluierung eines HDR-Algorithmus
VLSI-Implementierung des Soft-Output-Viterbi-Algorithmus
Implementierung des Spanning-Tree-Algorithmus IEEE 802.1D
Massiv parallele Implementierung eines zustandsselektierenden MRCI-Algorithmus
Konzeption und Implementierung einer Transformation semantischer Einheiten nach VHDL
VHDL-Komplexitätsanalyse
Implementierung einer 4-Bit MiniCPU in VHDL auf einem FPGA
Μ-VHDL : Implementierungswege für einen VHDL-Compiler ; Forschungsbericht
Die VHDL-Syntax
VHDL : eine Einführung
Parallele VHDL-Simulation
Modellierung, Implementierung und Bewertung einer sicherheitsgerichteten 1002-Architektur mit VHDL auf FPGA-Ebene
Implementierung und Evaluierung eines HDR-Algorithmus
VLSI-Implementierung des Soft-Output-Viterbi-Algorithmus
Implementierung des Spanning-Tree-Algorithmus IEEE 802.1D
Massiv parallele Implementierung eines zustandsselektierenden MRCI-Algorithmus
Konzeption und Implementierung einer Transformation semantischer Einheiten nach VHDL
VHDL-Komplexitätsanalyse
Implementierung einer 4-Bit MiniCPU in VHDL auf einem FPGA
Μ-VHDL : Implementierungswege für einen VHDL-Compiler ; Forschungsbericht
Die VHDL-Syntax
VHDL : eine Einführung
Parallele VHDL-Simulation
Modellierung, Implementierung und Bewertung einer sicherheitsgerichteten 1002-Architektur mit VHDL auf FPGA-Ebene
Implementierung und Evaluierung eines HDR-Algorithmus
VLSI-Implementierung des Soft-Output-Viterbi-Algorithmus
Implementierung des Spanning-Tree-Algorithmus IEEE 802.1D