FPGA-based Speed Limit Sign Detection

Standort
Deutsche Nationalbibliothek Frankfurt am Main
Umfang
Online-Ressource
Sprache
Englisch
Anmerkungen
Chemnitz, Technische Universität Chemnitz, Masterarbeit, 2017

Schlagwort
Informatik
Verkehrszeichen
Bildverarbeitung
VHDL
Field programmable gate array

Ereignis
Veröffentlichung
(wo)
Chemnitz
(wer)
Universitätsbibliothek Chemnitz
(wann)
2017
Urheber
Tallawi, Reham
Beteiligte Personen und Organisationen
Blozyl, Stephan
Blokzyl, Stephan
Hardt, Wolfram

URN
urn:nbn:de:bsz:ch1-qucosa-229018
Rechteinformation
Der Zugriff auf das Objekt ist unbeschränkt möglich.
Letzte Aktualisierung
25.03.2025, 13:45 MEZ

Datenpartner

Dieses Objekt wird bereitgestellt von:
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.

Beteiligte

  • Tallawi, Reham
  • Blozyl, Stephan
  • Blokzyl, Stephan
  • Hardt, Wolfram
  • Universitätsbibliothek Chemnitz

Entstanden

  • 2017

Ähnliche Objekte (12)