Hochschulschrift
Verfahren der Erreichbarkeitsanalyse von Transitionssystemen zur formalen Verifikation von Schaltungsbeschreibungen auf der Register-Transfer-Ebene
- Location
-
Deutsche Nationalbibliothek Frankfurt am Main
- Dimensions
-
21 cm
- Extent
-
XII, 140 S.
- Language
-
Deutsch
- Notes
-
graph. Darst.
Dresden, Techn. Univ., Diss., 2002
- Keyword
-
Digitalschaltung
Register-Transfer-Ebene
Transitionssystem
Zustandsgraph
Verifikation
Formale Spezifikationstechnik
- Creator
- Table of contents
- Rights
-
Bei diesem Objekt liegt nur das Inhaltsverzeichnis digital vor. Der Zugriff darauf ist unbeschränkt möglich.
- Last update
-
11.06.2025, 2:09 PM CEST
Data provider
This object is provided by:
Deutsche Nationalbibliothek. If you have any questions about the object, please contact the data provider.
Deutsche Nationalbibliothek. If you have any questions about the object, please contact the data provider.
Object type
- Hochschulschrift
Associated
Other Objects (12)
Ansätze zur formalen Verifikation analoger Schaltungen
Eine Methode zur formalen Verifikation von RISC-Prozessoren
Eine Methode zur formalen Verifikation von RISC-Prozessoren
Ein Rechnerwerkzeug zur formalen Verifikation diskret gesteuerter verfahrenstechnischer Prozesse
Die formalen Stufen
Syntaxfehler in formalen Sprachen
I. Die formalen Grundlagen.
Von den formalen Stufen
Die unglücklichen >formalen Stufen<
Grundlagen der formalen Logik
Grundriss der formalen Logik
Grundlagen der formalen Logik
Ansätze zur formalen Verifikation analoger Schaltungen
Eine Methode zur formalen Verifikation von RISC-Prozessoren
Eine Methode zur formalen Verifikation von RISC-Prozessoren
Ein Rechnerwerkzeug zur formalen Verifikation diskret gesteuerter verfahrenstechnischer Prozesse
Die formalen Stufen
Syntaxfehler in formalen Sprachen
I. Die formalen Grundlagen.
Von den formalen Stufen
Die unglücklichen >formalen Stufen<
Grundlagen der formalen Logik
Grundriss der formalen Logik
Grundlagen der formalen Logik
Ansätze zur formalen Verifikation analoger Schaltungen
Eine Methode zur formalen Verifikation von RISC-Prozessoren
Eine Methode zur formalen Verifikation von RISC-Prozessoren
Ein Rechnerwerkzeug zur formalen Verifikation diskret gesteuerter verfahrenstechnischer Prozesse
Die formalen Stufen
Syntaxfehler in formalen Sprachen
I. Die formalen Grundlagen.
Von den formalen Stufen
Die unglücklichen >formalen Stufen<
Grundlagen der formalen Logik
Grundriss der formalen Logik