A hybrid RISC-V architecture supporting mixed timing-critical and high performance workloads
- Weitere Titel
-
Eine hybride RISC-V-Architektur, die gemischte zeitkritische und Hochleistungs-Workloads unterstützt
- Standort
-
Deutsche Nationalbibliothek Frankfurt am Main
- Umfang
-
Online-Ressource
- Sprache
-
Deutsch
- Anmerkungen
-
Oldenburg, Universität Oldenburg, Dissertation, 2023
- Schlagwort
-
Eingebettetes System
Echtzeitsystem
Computerarchitektur
Mehrprozessorsystem
Leistungsbewertung
Worst-Case-Laufzeit
Systemplattform
- Ereignis
-
Veröffentlichung
- (wo)
-
Oldenburg
- (wer)
-
BIS der Universität Oldenburg
- (wann)
-
2023
- Urheber
- Beteiligte Personen und Organisationen
- URN
-
urn:nbn:de:gbv:715-oops-58632
- Rechteinformation
-
Der Zugriff auf das Objekt ist unbeschränkt möglich.
- Letzte Aktualisierung
-
14.08.2025, 10:44 MESZ
Datenpartner
Dieses Objekt wird bereitgestellt von:
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Beteiligte
- Poorhosseini, Mehrdad
- Nebel, Wolfgang
- Reineke, Jan
- BIS der Universität Oldenburg
Entstanden
- 2023
Ähnliche Objekte (12)
Risc
Das RISC-Konzept
Porting Debian to the RISC-V architecture: Tales from a long quest
Cellular DBMS : customizable and autonomous data management using a RISC-style architecture
Supporting timing analysis of vehicular embedded systems through the refinement of timing constraints
Rechnerentwurf : Rechenwerke, Mikroprogrammierung, RISC
Valgrind on RISC-V
Zeitungsausschnitte Orte Ri-Sc
AGILER: An Adaptive Heterogeneous Tile-Based Many-Core Architecture for RISC-V Processors
Endougenous Timing in a Mixed Duopoly
Der Markt von RISC-Prozessoren
Effizienter Entwurf grosser RISC-Prozessoren
Risc
Das RISC-Konzept
Porting Debian to the RISC-V architecture: Tales from a long quest
Cellular DBMS : customizable and autonomous data management using a RISC-style architecture
Supporting timing analysis of vehicular embedded systems through the refinement of timing constraints
Rechnerentwurf : Rechenwerke, Mikroprogrammierung, RISC
Valgrind on RISC-V
Zeitungsausschnitte Orte Ri-Sc
AGILER: An Adaptive Heterogeneous Tile-Based Many-Core Architecture for RISC-V Processors
Endougenous Timing in a Mixed Duopoly
Der Markt von RISC-Prozessoren
Effizienter Entwurf grosser RISC-Prozessoren
Risc
Das RISC-Konzept
Porting Debian to the RISC-V architecture: Tales from a long quest
Cellular DBMS : customizable and autonomous data management using a RISC-style architecture
Supporting timing analysis of vehicular embedded systems through the refinement of timing constraints
Rechnerentwurf : Rechenwerke, Mikroprogrammierung, RISC
Valgrind on RISC-V
Zeitungsausschnitte Orte Ri-Sc
AGILER: An Adaptive Heterogeneous Tile-Based Many-Core Architecture for RISC-V Processors
Endougenous Timing in a Mixed Duopoly
Der Markt von RISC-Prozessoren