Hochschulschrift
An accurate compact CMOS transistor model with the special emphasis on analog circuits simulation
- Standort
-
Deutsche Nationalbibliothek Frankfurt am Main
- ISBN
-
9783826514302
3826514300
- Maße
-
21 cm
- Umfang
-
123 S.
- Ausgabe
-
Als Ms. gedr.
- Sprache
-
Deutsch
- Anmerkungen
-
graph. Darst.
Zugl.: Kaiserslautern, Univ., Diss., 1996
- Schlagwort
-
MOS-FET
CMOS
PSPICE
- Ereignis
-
Veröffentlichung
- (wo)
-
Aachen
- (wer)
-
Shaker
- (wann)
-
1996
- Urheber
-
Dong, Li
- Inhaltsverzeichnis
- Rechteinformation
-
Bei diesem Objekt liegt nur das Inhaltsverzeichnis digital vor. Der Zugriff darauf ist unbeschränkt möglich.
- Letzte Aktualisierung
-
11.03.2025, 12:10 MEZ
Datenpartner
Dieses Objekt wird bereitgestellt von:
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Objekttyp
- Hochschulschrift
Beteiligte
- Dong, Li
- Shaker
Entstanden
- 1996
Ähnliche Objekte (12)
Metastability in digital circuits with emphasis on CMOS technology amplifier
Transistor sizing for timing optimization of combinational digital CMOS circuits
Evolution of transistor circuits
Characterization and compact modeling of printed electrolyte-gated thin film transistors and circuits
Terahertz Circuits and Systems in CMOS
Degradation Models and Optimizations for CMOS Circuits
Transistor-Level Layout of Integrated Circuits
Transistor-level layout of integrated circuits
Verspannungstechniken zur Leistungssteigerung von SOI-CMOS-Transistoren
Verspannungstechniken zur Leistungssteigerung von SOI-CMOS-Transistoren
Field effect transistor based CMOS stress sensors
CMOS circuits design and optimization for subretinal implants
Metastability in digital circuits with emphasis on CMOS technology amplifier
Transistor sizing for timing optimization of combinational digital CMOS circuits
Evolution of transistor circuits
Characterization and compact modeling of printed electrolyte-gated thin film transistors and circuits
Terahertz Circuits and Systems in CMOS
Degradation Models and Optimizations for CMOS Circuits
Transistor-Level Layout of Integrated Circuits
Transistor-level layout of integrated circuits
Verspannungstechniken zur Leistungssteigerung von SOI-CMOS-Transistoren
Verspannungstechniken zur Leistungssteigerung von SOI-CMOS-Transistoren
Field effect transistor based CMOS stress sensors
CMOS circuits design and optimization for subretinal implants
Metastability in digital circuits with emphasis on CMOS technology amplifier
Transistor sizing for timing optimization of combinational digital CMOS circuits
Evolution of transistor circuits
Characterization and compact modeling of printed electrolyte-gated thin film transistors and circuits
Terahertz Circuits and Systems in CMOS
Degradation Models and Optimizations for CMOS Circuits
Transistor-Level Layout of Integrated Circuits
Transistor-level layout of integrated circuits
Verspannungstechniken zur Leistungssteigerung von SOI-CMOS-Transistoren
Verspannungstechniken zur Leistungssteigerung von SOI-CMOS-Transistoren
Field effect transistor based CMOS stress sensors