Via Minimization in VLSI Chip Design - Application of a Planar Max-Cut Algorithm
- Standort
-
Deutsche Nationalbibliothek Frankfurt am Main
- Umfang
-
Online-Ressource
- Sprache
-
Englisch
- Ereignis
-
Veröffentlichung
- (wo)
-
Köln
- (wer)
-
Universitäts- und Stadtbibliothek Köln
- (wann)
-
2011
- Urheber
-
Liers, Frauke
Nieberg, Tim
Pardella, Gregor
- URN
-
urn:nbn:de:hbz:38-550186
- Rechteinformation
-
Der Zugriff auf das Objekt ist unbeschränkt möglich.
- Letzte Aktualisierung
-
15.08.2025, 07:21 MESZ
Datenpartner
Dieses Objekt wird bereitgestellt von:
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Beteiligte
- Liers, Frauke
- Nieberg, Tim
- Pardella, Gregor
- Universitäts- und Stadtbibliothek Köln
Entstanden
- 2011
Ähnliche Objekte (12)
VLSI memory chip design : with 26 tables
Carl Andre: American Drill, Red Cut White Cut Blue Cut
Some minimization problems for planar networks of elastic curves
Bistable attractor dynamics in neuromorphic aVLSI chips
Chip & Cut Tests an Elastomeren
A simple MAX-CUT algorithm for planar graphs
VLSI chip design with the hardware description language VERILOG, Buch.
Fehlermodelle für höhere Hardware-Beschreibungen beim Entwurf grosser VLSI-Chips
VLSI-Systeme
VLSI-Systeme
VLSI-Komplexitätsuntersuchungen
An Exponential Lower Bound for Cut Sparsifiers in Planar Graphs
VLSI memory chip design : with 26 tables
Carl Andre: American Drill, Red Cut White Cut Blue Cut
Some minimization problems for planar networks of elastic curves
Bistable attractor dynamics in neuromorphic aVLSI chips
Chip & Cut Tests an Elastomeren
A simple MAX-CUT algorithm for planar graphs
VLSI chip design with the hardware description language VERILOG, Buch.
Fehlermodelle für höhere Hardware-Beschreibungen beim Entwurf grosser VLSI-Chips
VLSI-Systeme
VLSI-Systeme
VLSI-Komplexitätsuntersuchungen
An Exponential Lower Bound for Cut Sparsifiers in Planar Graphs
VLSI memory chip design : with 26 tables
Carl Andre: American Drill, Red Cut White Cut Blue Cut
Some minimization problems for planar networks of elastic curves
Bistable attractor dynamics in neuromorphic aVLSI chips
Chip & Cut Tests an Elastomeren
A simple MAX-CUT algorithm for planar graphs
VLSI chip design with the hardware description language VERILOG, Buch.
Fehlermodelle für höhere Hardware-Beschreibungen beim Entwurf grosser VLSI-Chips
VLSI-Systeme
VLSI-Systeme
VLSI-Komplexitätsuntersuchungen