Effiziente CRC-Implementierung mit dynamischer Blockgröße auf einem FPGA

zu Verbundenen Objekten

Standort: Deutsche Nationalbibliothek Frankfurt am Main

Umfang: Online-Ressource

Sprache: Deutsch

Anmerkungen: Frankfurt am Main, Johann Wolfgang Goethe-Universität, Bachelorarbeit, 2024

Schlagwort: Field programmable gate array
VHDL

Ereignis: Veröffentlichung

(wo): Frankfurt am Main

(wer): Universitätsbibliothek Johann Christian Senckenberg

(wann): 2025

Urheber: Lebert, Jasmin

Beteiligte Personen und Organisationen: Lindenstruth, Volker

URN: urn:nbn:de:hebis:30:3-880031

Rechteinformation: Der Zugriff auf das Objekt ist unbeschränkt möglich.

Letzte Aktualisierung: 15.08.2025, 07:24 MESZ

Datenpartner

Dieses Objekt wird bereitgestellt von:
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.

Original beim Datenpartner anzeigen

Beteiligte

Lebert, Jasmin
Lindenstruth, Volker
Universitätsbibliothek Johann Christian Senckenberg

Entstanden

2025

Ähnliche Objekte (12)

Effiziente FPGA Implementierung des JPEG-LS Encoders mit Xilinx System Generator

Anwendungsexploration durch effiziente FPGA basierende Emulation unter Verwendung von dynamischer Rekonfigurierbarkeit

Implementierung und Evaluation einer virtuellen FPGA-Architektur

FPGA Implementierung einer SRAM basierten Physically Unclonable Function

Hochschulschrift

Architektur und Entwurf dynamisch rekonfigurierbarer FPGA-Systeme

Hochschulschrift

Architektur und Entwurf dynamisch rekonfigurierbarer FPGA-Systeme

Hochschulschrift

Dynamisch partielle Rekonﬁguration in fehlertoleranten FPGA-Systemen

Graffiti | Streetart

CrcZ

Hochschulschrift

Modellierung und effiziente Implementierung eingebetteter Realzeitsysteme

Effiziente Implementierung von Responsive Web-Applikationen

Hochschulschrift | Online-Publikation

Modellierung und effiziente Implementierung eingebetteter Realzeitsysteme

Implementierung einer 4-Bit MiniCPU in VHDL auf einem FPGA

Effiziente FPGA Implementierung des JPEG-LS Encoders mit Xilinx System Generator

Anwendungsexploration durch effiziente FPGA basierende Emulation unter Verwendung von dynamischer Rekonfigurierbarkeit

Implementierung und Evaluation einer virtuellen FPGA-Architektur

FPGA Implementierung einer SRAM basierten Physically Unclonable Function

Hochschulschrift

Architektur und Entwurf dynamisch rekonfigurierbarer FPGA-Systeme

Hochschulschrift

Architektur und Entwurf dynamisch rekonfigurierbarer FPGA-Systeme

Hochschulschrift

Dynamisch partielle Rekonﬁguration in fehlertoleranten FPGA-Systemen

Graffiti | Streetart

CrcZ

Hochschulschrift

Modellierung und effiziente Implementierung eingebetteter Realzeitsysteme

Effiziente Implementierung von Responsive Web-Applikationen

Hochschulschrift | Online-Publikation

Modellierung und effiziente Implementierung eingebetteter Realzeitsysteme

Implementierung einer 4-Bit MiniCPU in VHDL auf einem FPGA

Effiziente FPGA Implementierung des JPEG-LS Encoders mit Xilinx System Generator

Anwendungsexploration durch effiziente FPGA basierende Emulation unter Verwendung von dynamischer Rekonfigurierbarkeit

Implementierung und Evaluation einer virtuellen FPGA-Architektur

FPGA Implementierung einer SRAM basierten Physically Unclonable Function

Hochschulschrift

Architektur und Entwurf dynamisch rekonfigurierbarer FPGA-Systeme

Hochschulschrift

Architektur und Entwurf dynamisch rekonfigurierbarer FPGA-Systeme

Hochschulschrift

Dynamisch partielle Rekonﬁguration in fehlertoleranten FPGA-Systemen

Graffiti | Streetart

CrcZ

Hochschulschrift

Modellierung und effiziente Implementierung eingebetteter Realzeitsysteme

Effiziente Implementierung von Responsive Web-Applikationen

Hochschulschrift | Online-Publikation

Modellierung und effiziente Implementierung eingebetteter Realzeitsysteme

Implementierung einer 4-Bit MiniCPU in VHDL auf einem FPGA

Informationen zur Registrierung von Kultur- und Wissenseinrichtungen finden Sie hier.

Felder mit * müssen ausgefüllt werden.

Benutzername*

Bitte geben Sie Ihren Benutzernamen ein

E-Mail*

Bitte geben Sie Ihre E-Mail ein

Bitte füllen Sie dieses Feld nicht aus

Vorname

Nachname

Passwort*

Bitte geben Sie Ihr Passwort ein

Passwort bestätigen*

Bitte geben Sie das gleiche Passwort ein

Ich habe die Nutzungsbedingungen und die Datenschutzerklärung zur Erhebung persönlicher Daten gelesen und stimme ihnen zu. *

Dieses Feld ist ein Pflichtfeld.

Ich möchte den Newsletter der Deutschen Digitalen Bibliothek abonnieren. Siehe Informationen zum Newsletter-Abonnement.

Benutzerkonto angelegt

Ihr „Meine DDB“-Konto wurde erfolgreich angelegt. Bevor Sie sich in Ihrem Konto anmelden können, müssen Sie auf den Bestätigungslink in der Nachricht klicken, die wir gerade an die von Ihnen angegebene E-Mail-Adresse geschickt haben

Effiziente CRC-Implementierung mit dynamischer Blockgröße auf einem FPGA

Angaben zum Objekt

Klassifikation und Themen

Beteiligte, Orts- und Zeitangaben

Weitere Informationen

Datenpartner

Beteiligte

Entstanden

Ähnliche Objekte (12)

Effiziente FPGA Implementierung des JPEG-LS Encoders mit Xilinx System Generator

Anwendungsexploration durch effiziente FPGA basierende Emulation unter Verwendung von dynamischer Rekonfigurierbarkeit

Implementierung und Evaluation einer virtuellen FPGA-Architektur

FPGA Implementierung einer SRAM basierten Physically Unclonable Function

Architektur und Entwurf dynamisch rekonfigurierbarer FPGA-Systeme

Architektur und Entwurf dynamisch rekonfigurierbarer FPGA-Systeme

Dynamisch partielle Rekonﬁguration in fehlertoleranten FPGA-Systemen

CrcZ

Modellierung und effiziente Implementierung eingebetteter Realzeitsysteme

Effiziente Implementierung von Responsive Web-Applikationen

Modellierung und effiziente Implementierung eingebetteter Realzeitsysteme

Implementierung einer 4-Bit MiniCPU in VHDL auf einem FPGA

Effiziente FPGA Implementierung des JPEG-LS Encoders mit Xilinx System Generator

Anwendungsexploration durch effiziente FPGA basierende Emulation unter Verwendung von dynamischer Rekonfigurierbarkeit

Implementierung und Evaluation einer virtuellen FPGA-Architektur

FPGA Implementierung einer SRAM basierten Physically Unclonable Function

Architektur und Entwurf dynamisch rekonfigurierbarer FPGA-Systeme

Architektur und Entwurf dynamisch rekonfigurierbarer FPGA-Systeme

Dynamisch partielle Rekonﬁguration in fehlertoleranten FPGA-Systemen

CrcZ

Modellierung und effiziente Implementierung eingebetteter Realzeitsysteme

Effiziente Implementierung von Responsive Web-Applikationen

Modellierung und effiziente Implementierung eingebetteter Realzeitsysteme

Implementierung einer 4-Bit MiniCPU in VHDL auf einem FPGA

Effiziente FPGA Implementierung des JPEG-LS Encoders mit Xilinx System Generator

Anwendungsexploration durch effiziente FPGA basierende Emulation unter Verwendung von dynamischer Rekonfigurierbarkeit

Implementierung und Evaluation einer virtuellen FPGA-Architektur

FPGA Implementierung einer SRAM basierten Physically Unclonable Function

Architektur und Entwurf dynamisch rekonfigurierbarer FPGA-Systeme

Architektur und Entwurf dynamisch rekonfigurierbarer FPGA-Systeme

Dynamisch partielle Rekonﬁguration in fehlertoleranten FPGA-Systemen

CrcZ

Modellierung und effiziente Implementierung eingebetteter Realzeitsysteme

Effiziente Implementierung von Responsive Web-Applikationen

Modellierung und effiziente Implementierung eingebetteter Realzeitsysteme

Implementierung einer 4-Bit MiniCPU in VHDL auf einem FPGA

Verbundene Objekte

Passwort zurücksetzen