Low-latency design and implementation of the squaring in class groups for verifiable delay function using redundant representation

Standort
Deutsche Nationalbibliothek Frankfurt am Main
Umfang
Online-Ressource
Sprache
Englisch

Erschienen in
Low-latency design and implementation of the squaring in class groups for verifiable delay function using redundant representation ; volume:2023 ; number:1 ; pages:438-462
IACR transactions on cryptographic hardware and embedded systems ; 2023, Heft 1, 438-462

Klassifikation
Informatik

Urheber
Zhu, Danyang
Zhang, Rongrong
Ou, Lun
Tian, Jing
Wang, Zhongfeng

DOI
10.46586/tches.v2023.i1.438-462
URN
urn:nbn:de:hbz:294-TCHES-3259
Rechteinformation
Der Zugriff auf das Objekt ist unbeschränkt möglich.
Letzte Aktualisierung
14.08.2025, 11:00 MESZ

Datenpartner

Dieses Objekt wird bereitgestellt von:
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.

Beteiligte

  • Zhu, Danyang
  • Zhang, Rongrong
  • Ou, Lun
  • Tian, Jing
  • Wang, Zhongfeng

Ähnliche Objekte (12)