Hochschulschrift
Integrierte Architektur für das Testen und Debuggen von System-on-Chips
- Location
-
Deutsche Nationalbibliothek Frankfurt am Main
- ISBN
-
9783832247508
3832247505
- Dimensions
-
21 cm, 224 gr.
- Extent
-
IV, 132 S.
- Language
-
Deutsch
- Notes
-
graph. Darst.
Zugl.: Darmstadt, Techn. Univ., Diss., 2005
- Classification
-
Ingenieurwissenschaften und Maschinenbau
- Keyword
-
Entwurfsautomation
System-on-Chip
Debugging
Built-in self test
Testmustergenerator
Wiederverwendung
Architektur
Testen
System-on-Chip
Boundary scan
Implementierung
- Table of contents
- Rights
-
Bei diesem Objekt liegt nur das Inhaltsverzeichnis digital vor. Der Zugriff darauf ist unbeschränkt möglich.
- Last update
- 11.06.2025, 1:52 PM CEST
Data provider
This object is provided by:
Deutsche Nationalbibliothek. If you have any questions about the object, please contact the data provider.
Deutsche Nationalbibliothek. If you have any questions about the object, please contact the data provider.
Object type
- Hochschulschrift
Associated
- Ludewig, Ralf
- Shaker
Time of origin
- 2006
Other Objects (12)
Integrierte piezosensitive und kapazitive Ein-Chip-Silizium-Mikrofone
Integrierte Planung, Bd. 1
Virtual ESD test : an ESD analysis methodology at chip level
Eine integrierte Dienstmanagement-Architektur für die qualitätsgesicherte Bereitstellung von Netz- und Systemdiensten
Pulslängenkodierte Chip-zu-Chip-Datenübertragung
Untersuchung und Entwicklung kontaktloser Tests von digitalen integrierten Schaltungen mit dem Flüssigkristall-Potentialkontrast
Lifecycle-integrierte Produktentwicklungsumgebung
Zielkostenmanagement in integrierten Produkterstellungsprozessen
MOS-kompatible Temperaturerfassung zur On-Chip-Temperaturkompensation auf Single-Chip-Mikrosystemen
Entwurfsmethoden für verlustarme integrierte Schaltungen
Integrierte, virtuelle Entwicklung adaptronischer Systeme
Integrierte Produktentwicklung durch Value Management
Integrierte piezosensitive und kapazitive Ein-Chip-Silizium-Mikrofone
Integrierte Planung, Bd. 1
Virtual ESD test : an ESD analysis methodology at chip level
Eine integrierte Dienstmanagement-Architektur für die qualitätsgesicherte Bereitstellung von Netz- und Systemdiensten
Pulslängenkodierte Chip-zu-Chip-Datenübertragung
Untersuchung und Entwicklung kontaktloser Tests von digitalen integrierten Schaltungen mit dem Flüssigkristall-Potentialkontrast
Lifecycle-integrierte Produktentwicklungsumgebung
Zielkostenmanagement in integrierten Produkterstellungsprozessen
MOS-kompatible Temperaturerfassung zur On-Chip-Temperaturkompensation auf Single-Chip-Mikrosystemen
Entwurfsmethoden für verlustarme integrierte Schaltungen
Integrierte, virtuelle Entwicklung adaptronischer Systeme
Integrierte Produktentwicklung durch Value Management
Integrierte piezosensitive und kapazitive Ein-Chip-Silizium-Mikrofone
Integrierte Planung, Bd. 1
Virtual ESD test : an ESD analysis methodology at chip level
Eine integrierte Dienstmanagement-Architektur für die qualitätsgesicherte Bereitstellung von Netz- und Systemdiensten
Pulslängenkodierte Chip-zu-Chip-Datenübertragung
Untersuchung und Entwicklung kontaktloser Tests von digitalen integrierten Schaltungen mit dem Flüssigkristall-Potentialkontrast
Lifecycle-integrierte Produktentwicklungsumgebung
Zielkostenmanagement in integrierten Produkterstellungsprozessen
MOS-kompatible Temperaturerfassung zur On-Chip-Temperaturkompensation auf Single-Chip-Mikrosystemen
Entwurfsmethoden für verlustarme integrierte Schaltungen
Integrierte, virtuelle Entwicklung adaptronischer Systeme