VLSI Implementierung eines parallelen Hough-Transformations-Prozessors mit dynamisch nachladbaren Mustern
- Standort
-
Deutsche Nationalbibliothek Frankfurt am Main
- Umfang
-
Online-Ressource
- Sprache
-
Deutsch
- Erschienen in
-
Technical Reports ; TR-1995-022
- Schlagwort
-
Prozessor
VLSI
Hough-Transformation
Implementierung
Addierwerk
Hough-Transformation ; Prozessor
- Ereignis
-
Veröffentlichung
- (wo)
-
Mannheim
- (wer)
-
Universitätsbibliothek Mannheim
- (wann)
-
1995
- Urheber
- URN
-
urn:nbn:de:bsz:180-madoc-8204
- Rechteinformation
-
Der Zugriff auf das Objekt ist unbeschränkt möglich.
- Letzte Aktualisierung
-
25.03.2025, 13:54 MEZ
Datenpartner
Dieses Objekt wird bereitgestellt von:
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Beteiligte
- Klefenz, Frank
- Oberle, Markus
- Männer, Reinhard
- Universitätsbibliothek Mannheim
Entstanden
- 1995
Ähnliche Objekte (12)
Automatische Synthese von parallelen Prozessor-Strukturen für VLSI-Schaltungen
Fehlertolerante VLSI-Prozessoren
VLSI-Entwurf eines RISC-Prozessors, Buch.
Neue Architekturmerkmale und Entwicklungsverfahren für VLSI-Prozessoren
Der RISC-Prozessor TOOBSIE : Hintergrundband zum Buch "VLSI-Entwurf eines RISC-Prozessors" für den Entwurfsspezialisten
Petrinetze als Operationsprinzip des parallelen Petrinetz-Prozessors P3
VLSI-Implementierung des Soft-Output-Viterbi-Algorithmus
Kompakte Implementierung konturorientierter Bildverarbeitungssysteme mit VLSI-Bausteinen
Selbstorganisierende Karten : Theorie, Anwendung und VLSI-Implementierung
Zeitoptimale Aufteilung nichtlinearer Differentialgleichungssysteme zur Lösung auf parallelen Prozessoren
Entwurf und Implementierung eines multi-threaded RISC-Prozessors
Cone-basierte, hierarchische Modellpartitionierung zur parallelen compilergesteuerten Logiksimulation beim VLSI-Design
Automatische Synthese von parallelen Prozessor-Strukturen für VLSI-Schaltungen
Fehlertolerante VLSI-Prozessoren
VLSI-Entwurf eines RISC-Prozessors, Buch.
Neue Architekturmerkmale und Entwicklungsverfahren für VLSI-Prozessoren
Der RISC-Prozessor TOOBSIE : Hintergrundband zum Buch "VLSI-Entwurf eines RISC-Prozessors" für den Entwurfsspezialisten
Petrinetze als Operationsprinzip des parallelen Petrinetz-Prozessors P3
VLSI-Implementierung des Soft-Output-Viterbi-Algorithmus
Kompakte Implementierung konturorientierter Bildverarbeitungssysteme mit VLSI-Bausteinen
Selbstorganisierende Karten : Theorie, Anwendung und VLSI-Implementierung
Zeitoptimale Aufteilung nichtlinearer Differentialgleichungssysteme zur Lösung auf parallelen Prozessoren
Entwurf und Implementierung eines multi-threaded RISC-Prozessors
Cone-basierte, hierarchische Modellpartitionierung zur parallelen compilergesteuerten Logiksimulation beim VLSI-Design
Automatische Synthese von parallelen Prozessor-Strukturen für VLSI-Schaltungen
Fehlertolerante VLSI-Prozessoren
VLSI-Entwurf eines RISC-Prozessors, Buch.
Neue Architekturmerkmale und Entwicklungsverfahren für VLSI-Prozessoren
Der RISC-Prozessor TOOBSIE : Hintergrundband zum Buch "VLSI-Entwurf eines RISC-Prozessors" für den Entwurfsspezialisten
Petrinetze als Operationsprinzip des parallelen Petrinetz-Prozessors P3
VLSI-Implementierung des Soft-Output-Viterbi-Algorithmus
Kompakte Implementierung konturorientierter Bildverarbeitungssysteme mit VLSI-Bausteinen
Selbstorganisierende Karten : Theorie, Anwendung und VLSI-Implementierung
Zeitoptimale Aufteilung nichtlinearer Differentialgleichungssysteme zur Lösung auf parallelen Prozessoren
Entwurf und Implementierung eines multi-threaded RISC-Prozessors