Hochschulschrift
Entwurfskriterien für Taktnetz-Architekturen zur Berücksichtigung der Parametervariationen auf Chip- und Waferebene
- Standort
-
Deutsche Nationalbibliothek Frankfurt am Main
- ISBN
-
9783183313099
318331309X
- Maße
-
21 cm
- Umfang
-
VIII, 99 S.
- Ausgabe
-
Als Ms. gedr.
- Sprache
-
Deutsch
- Anmerkungen
-
graph. Darst.
Zugl.: München, Techn. Univ., Diss., 1999
- Erschienen in
-
Fortschrittberichte VDI / 9 / Verein Deutscher Ingenieure ; Nr. 313, Reihe 9
- Schlagwort
-
Digitalschaltung
Chip
Laufzeit
Platzierung
Verdrahtung
Taktfrequenz
Digitalschaltung
Wafer
Laufzeit
Platzierung
Verdrahtung
Taktfrequenz
- Inhaltsverzeichnis
- Rechteinformation
-
Bei diesem Objekt liegt nur das Inhaltsverzeichnis digital vor. Der Zugriff darauf ist unbeschränkt möglich.
- Letzte Aktualisierung
-
11.06.2025, 14:04 MESZ
Datenpartner
Dieses Objekt wird bereitgestellt von:
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Objekttyp
- Hochschulschrift
Beteiligte
- Sauter, Stephan
- VDI-Verl.
Entstanden
- 2000
Ähnliche Objekte (12)
Testverfahren für digitale eingebettete Ein-Chip-Systeme
Zur on-chip Testmustergenerierung für den Elektronenstrahltest
A new body in white approach: "body in blue"
Grafisches Roboter-Simulationssystem mit verteilter Architektur
Eine flexible Architektur für Systeme der Werkstattsteuerung
Informationsgebäude : ein Integrationsmodell für Architektur und Informationstechnologien
Dedizierte VLSI-Architekturen für Block-Matching-Algorithmen
Eine für Bildverarbeitungsverfahren optimierte hochparallele RISC-Architektur
Algorithmusspezifische Architekturen und Komponenten für digitale Signalverarbeitung
Streumatrixberechnung mit dreidimensionalen Finite-Differenzen für Mikrowellen-Chip-Verbindungen und deren CAD-Modelle
Hierarchical mixed multirating for distributed integration of DAE network equations in chip design
Entwicklung eines integriert-optischen Y-Verzweigers mit passiver Faser-Chip-Kopplung aus polymeren Materialien
Testverfahren für digitale eingebettete Ein-Chip-Systeme
Zur on-chip Testmustergenerierung für den Elektronenstrahltest
A new body in white approach: "body in blue"
Grafisches Roboter-Simulationssystem mit verteilter Architektur
Eine flexible Architektur für Systeme der Werkstattsteuerung
Informationsgebäude : ein Integrationsmodell für Architektur und Informationstechnologien
Dedizierte VLSI-Architekturen für Block-Matching-Algorithmen
Eine für Bildverarbeitungsverfahren optimierte hochparallele RISC-Architektur
Algorithmusspezifische Architekturen und Komponenten für digitale Signalverarbeitung
Streumatrixberechnung mit dreidimensionalen Finite-Differenzen für Mikrowellen-Chip-Verbindungen und deren CAD-Modelle
Hierarchical mixed multirating for distributed integration of DAE network equations in chip design
Entwicklung eines integriert-optischen Y-Verzweigers mit passiver Faser-Chip-Kopplung aus polymeren Materialien
Testverfahren für digitale eingebettete Ein-Chip-Systeme
Zur on-chip Testmustergenerierung für den Elektronenstrahltest
A new body in white approach: "body in blue"
Grafisches Roboter-Simulationssystem mit verteilter Architektur
Eine flexible Architektur für Systeme der Werkstattsteuerung
Informationsgebäude : ein Integrationsmodell für Architektur und Informationstechnologien
Dedizierte VLSI-Architekturen für Block-Matching-Algorithmen
Eine für Bildverarbeitungsverfahren optimierte hochparallele RISC-Architektur
Algorithmusspezifische Architekturen und Komponenten für digitale Signalverarbeitung
Streumatrixberechnung mit dreidimensionalen Finite-Differenzen für Mikrowellen-Chip-Verbindungen und deren CAD-Modelle
Hierarchical mixed multirating for distributed integration of DAE network equations in chip design