Entwurf, Optimierung und Implementierung gut testbarer Flip-Flops und Scan-path-Elemente in CMOS-Technik
- Location
-
Deutsche Nationalbibliothek Frankfurt am Main
- ISBN
-
9783884571385
3884571389
- Dimensions
-
30 cm
- Extent
-
106 S.
- Language
-
Deutsch
- Notes
-
Ill., 49 graph. Darst.
- Bibliographic citation
-
GMD-Studien / Gesellschaft für Mathematik und Datenverarbeitung ; Nr. 138
- Event
-
Veröffentlichung
- (where)
-
Sankt Augustin
- (who)
-
GMD
- (when)
-
1988
- Creator
-
Glowacz, Cezary
- Table of contents
- Rights
-
Bei diesem Objekt liegt nur das Inhaltsverzeichnis digital vor. Der Zugriff darauf ist unbeschränkt möglich.
- Last update
-
11.06.2025, 2:08 PM CEST
Data provider
This object is provided by:
Deutsche Nationalbibliothek. If you have any questions about the object, please contact the data provider.
Deutsche Nationalbibliothek. If you have any questions about the object, please contact the data provider.
Associated
- Glowacz, Cezary
- GMD
Time of origin
- 1988
Other Objects (12)
On-Chip-Strommessung an CMOS-Schaltungen
Testmustergenerierung mit hoher Fehlerüberdeckung für CMOS-Schaltungen
Automatische Testgenerierung für CMOS-Fehler durch Modifikation des FAN-Algorithmus
Erkennung isomorpher Switch-level-Schaltungen bei der automatischen CMOS-Layout-Generierung
Ermittlung der dynamischen Spitzenströme in CMOS-Schaltungen zur Partitionierung für den Überstromtest
Entwurf integrierter Schaltungen, 4.. Im Wissenschaftszentrum Bonn, 21./22. Februar 1989
Praxisbericht einer Systemeinführung aus Sicht von Managern, Betroffenen und Entwicklern, [...]. Der Fall A
SNAPAD system, Version 2.0.
Grundlagen der VLSI-Technik, 1
Entwurf integrierter Schaltungen, 3.. Im Wissenschaftszentrum Bonn, 13. - 14. Oktober 1987
History of artificial intelligence, Pt. 2.. Achievements
Rechnerarchitekturen für die numerische Simulation auf der Basis superschneller Lösungsverfahren, 2
On-Chip-Strommessung an CMOS-Schaltungen
Testmustergenerierung mit hoher Fehlerüberdeckung für CMOS-Schaltungen
Automatische Testgenerierung für CMOS-Fehler durch Modifikation des FAN-Algorithmus
Erkennung isomorpher Switch-level-Schaltungen bei der automatischen CMOS-Layout-Generierung
Ermittlung der dynamischen Spitzenströme in CMOS-Schaltungen zur Partitionierung für den Überstromtest
Entwurf integrierter Schaltungen, 4.. Im Wissenschaftszentrum Bonn, 21./22. Februar 1989
Praxisbericht einer Systemeinführung aus Sicht von Managern, Betroffenen und Entwicklern, [...]. Der Fall A
SNAPAD system, Version 2.0.
Grundlagen der VLSI-Technik, 1
Entwurf integrierter Schaltungen, 3.. Im Wissenschaftszentrum Bonn, 13. - 14. Oktober 1987
History of artificial intelligence, Pt. 2.. Achievements
Rechnerarchitekturen für die numerische Simulation auf der Basis superschneller Lösungsverfahren, 2
On-Chip-Strommessung an CMOS-Schaltungen
Testmustergenerierung mit hoher Fehlerüberdeckung für CMOS-Schaltungen
Automatische Testgenerierung für CMOS-Fehler durch Modifikation des FAN-Algorithmus
Erkennung isomorpher Switch-level-Schaltungen bei der automatischen CMOS-Layout-Generierung
Ermittlung der dynamischen Spitzenströme in CMOS-Schaltungen zur Partitionierung für den Überstromtest
Entwurf integrierter Schaltungen, 4.. Im Wissenschaftszentrum Bonn, 21./22. Februar 1989
Praxisbericht einer Systemeinführung aus Sicht von Managern, Betroffenen und Entwicklern, [...]. Der Fall A
SNAPAD system, Version 2.0.
Grundlagen der VLSI-Technik, 1
Entwurf integrierter Schaltungen, 3.. Im Wissenschaftszentrum Bonn, 13. - 14. Oktober 1987
History of artificial intelligence, Pt. 2.. Achievements