Monografie
Schnelle 3D-Objektvermessung mittels PMD-, CMOS-Kombizeilensensor und Signalkompressions-Hardware
- Sprache
-
Deutsch
- Anmerkungen
-
Siegen, Univ., Diss., 2000
- Identifier
-
960293213
Thema
Dreidimensionale Bildverarbeitung ; Zeilensensor ; CMOS ; Messwertverarbeitung ; Datenkompression ; Field programmable gate array ; Hochschulschrift; Online-Publikation
Beteiligte Personen und Organisationen
- URN
- Rechteinformation
-
Der Zugriff auf das Objekt ist unbeschränkt möglich.
- Letzte Aktualisierung
-
26.01.2023, 13:57 MEZ
Objekttyp
- Monografie
Ähnliche Objekte (12)
Wavelet based image compression using FPGAs
FPGA-basiertes Template-Matching mit distanztransformierten Bildern
Ein generisches Konzept zur Modellierung und Bewertung feldprogrammierbarer Architekturen
Evaluation of an FPGA and PCI bus based readout buffer for the Atlas experiment
Beschleunigung hydrodynamischer astrophysikalischer Simulationen mit FPGA-basierten rekonfigurierbaren Koprozessoren
An FPGA-based 3D backprojector
Das FPGA-Entwicklungssystem CHDL : eine vollständige, C++-basierte Entwicklungsumgebung für FPGA-Koprozessoren
Aufbau der Ausleseelektronik für das äußere Spurkammersystem des LHCb-Detektors
A kaon trigger for FOPI : development and evaluation of a trigger system for strange particles
Programmierung von FPGA-Prozessorsystemen mittels aktiver Komponenten
JIFFY - ein FPGA-basierter Java Just-in-time-Compiler für eingebettete Anwendungen
Fault emulation : reconfigurable hardware based fault simulation using logic emulation systems with optimized mapping
Wavelet based image compression using FPGAs
FPGA-basiertes Template-Matching mit distanztransformierten Bildern
Ein generisches Konzept zur Modellierung und Bewertung feldprogrammierbarer Architekturen
Evaluation of an FPGA and PCI bus based readout buffer for the Atlas experiment
Beschleunigung hydrodynamischer astrophysikalischer Simulationen mit FPGA-basierten rekonfigurierbaren Koprozessoren
An FPGA-based 3D backprojector
Das FPGA-Entwicklungssystem CHDL : eine vollständige, C++-basierte Entwicklungsumgebung für FPGA-Koprozessoren
Aufbau der Ausleseelektronik für das äußere Spurkammersystem des LHCb-Detektors
A kaon trigger for FOPI : development and evaluation of a trigger system for strange particles
Programmierung von FPGA-Prozessorsystemen mittels aktiver Komponenten
JIFFY - ein FPGA-basierter Java Just-in-time-Compiler für eingebettete Anwendungen
Fault emulation : reconfigurable hardware based fault simulation using logic emulation systems with optimized mapping
Wavelet based image compression using FPGAs
FPGA-basiertes Template-Matching mit distanztransformierten Bildern
Ein generisches Konzept zur Modellierung und Bewertung feldprogrammierbarer Architekturen
Evaluation of an FPGA and PCI bus based readout buffer for the Atlas experiment
Beschleunigung hydrodynamischer astrophysikalischer Simulationen mit FPGA-basierten rekonfigurierbaren Koprozessoren
An FPGA-based 3D backprojector
Das FPGA-Entwicklungssystem CHDL : eine vollständige, C++-basierte Entwicklungsumgebung für FPGA-Koprozessoren
Aufbau der Ausleseelektronik für das äußere Spurkammersystem des LHCb-Detektors
A kaon trigger for FOPI : development and evaluation of a trigger system for strange particles
Programmierung von FPGA-Prozessorsystemen mittels aktiver Komponenten
JIFFY - ein FPGA-basierter Java Just-in-time-Compiler für eingebettete Anwendungen