Hochschulschrift
Ein neues Verfahren zur mod-2-Summen-Synthese und dessen Anwendungen in der Synthese und der Verifikation digitaler Schaltungen
- Standort
-
Deutsche Nationalbibliothek Frankfurt am Main
- ISBN
-
9783183228096
3183228092
- Maße
-
21 cm
- Umfang
-
172 S.
- Ausgabe
-
Als Ms. gedr.
- Sprache
-
Deutsch
- Anmerkungen
-
graph. Darst.
Zugl.: Bremen, Univ., Diss.
- Erschienen in
-
Fortschrittberichte VDI / 9 / Verein Deutscher Ingenieure ; Nr. 228, Reihe 9
- Schlagwort
-
Logiksynthese
Orthogonale Transformation
VLSI
Fehlertoleranz
Selbsttest
- Inhaltsverzeichnis
- Rechteinformation
-
Bei diesem Objekt liegt nur das Inhaltsverzeichnis digital vor. Der Zugriff darauf ist unbeschränkt möglich.
- Letzte Aktualisierung
-
11.06.2025, 14:11 MESZ
Datenpartner
Dieses Objekt wird bereitgestellt von:
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Objekttyp
- Hochschulschrift
Beteiligte
- Riege, Matthias
- VDI-Verl.
Entstanden
- 1996
Ähnliche Objekte (12)
Testfreundliche Synthese hochintegrierter Schaltungen
Verilog : Modellbildung für Synthese und Verifikation
Synthese kapazitätsoptimierter Antennensysteme mit messtechnischer Verifikation
Synthese und Analyse digitaler Schaltungen
Synthese selbsttestbarer Schaltungen aus Verhaltensbeschreibungen
Verifikation digitaler Schaltungen mittels symbolischer Simulation
Ansätze zur formalen Verifikation analoger Schaltungen
Synthese industrieller Steuerungen : kombinator. Schaltungen, Speicherschaltungen, asynchrone sequentielle Schaltungen
Synthese industrieller Steuerungen : kombinatorische Schaltungen, Speicherschaltungen, asynchrone sequentielle Schaltungen
Eine formale algorithmische Synthese digitaler Schaltungen
Effiziente Verifikation der Robustheit komplexer integrierter Schaltungen
VHDL-Synthese : Entwurf digitaler Schaltungen und Systeme
Testfreundliche Synthese hochintegrierter Schaltungen
Verilog : Modellbildung für Synthese und Verifikation
Synthese kapazitätsoptimierter Antennensysteme mit messtechnischer Verifikation
Synthese und Analyse digitaler Schaltungen
Synthese selbsttestbarer Schaltungen aus Verhaltensbeschreibungen
Verifikation digitaler Schaltungen mittels symbolischer Simulation
Ansätze zur formalen Verifikation analoger Schaltungen
Synthese industrieller Steuerungen : kombinator. Schaltungen, Speicherschaltungen, asynchrone sequentielle Schaltungen
Synthese industrieller Steuerungen : kombinatorische Schaltungen, Speicherschaltungen, asynchrone sequentielle Schaltungen
Eine formale algorithmische Synthese digitaler Schaltungen
Effiziente Verifikation der Robustheit komplexer integrierter Schaltungen
VHDL-Synthese : Entwurf digitaler Schaltungen und Systeme
Testfreundliche Synthese hochintegrierter Schaltungen
Verilog : Modellbildung für Synthese und Verifikation
Synthese kapazitätsoptimierter Antennensysteme mit messtechnischer Verifikation
Synthese und Analyse digitaler Schaltungen
Synthese selbsttestbarer Schaltungen aus Verhaltensbeschreibungen
Verifikation digitaler Schaltungen mittels symbolischer Simulation
Ansätze zur formalen Verifikation analoger Schaltungen
Synthese industrieller Steuerungen : kombinator. Schaltungen, Speicherschaltungen, asynchrone sequentielle Schaltungen
Synthese industrieller Steuerungen : kombinatorische Schaltungen, Speicherschaltungen, asynchrone sequentielle Schaltungen
Eine formale algorithmische Synthese digitaler Schaltungen
Effiziente Verifikation der Robustheit komplexer integrierter Schaltungen