Hochschulschrift
Schnelle Simulation der Verlustleistung und der Zuverlässigkeit von hochintegrierten CMOS-Schaltkreisen auf Gatterebene
- Standort
-
Deutsche Nationalbibliothek Frankfurt am Main
- ISBN
-
9783826516023
3826516028
- Maße
-
21 cm
- Umfang
-
VIII, 117 S.
- Ausgabe
-
Als Ms. gedr.
- Sprache
-
Deutsch
- Anmerkungen
-
graph. Darst.
Zugl.: München, Techn. Univ., Diss., 1996
- Schlagwort
-
CMOS-Schaltung
VLSI
Verknüpfungsglied
Verlustleistung
Zuverlässigkeit
- Ereignis
-
Veröffentlichung
- (wo)
-
Aachen
- (wer)
-
Shaker
- (wann)
-
1996
- Urheber
-
Eisenmann, Wolfgang
- Inhaltsverzeichnis
- Rechteinformation
-
Bei diesem Objekt liegt nur das Inhaltsverzeichnis digital vor. Der Zugriff darauf ist unbeschränkt möglich.
- Letzte Aktualisierung
-
11.06.2025, 14:26 MESZ
Datenpartner
Dieses Objekt wird bereitgestellt von:
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Objekttyp
- Hochschulschrift
Beteiligte
- Eisenmann, Wolfgang
- Shaker
Entstanden
- 1996
Ähnliche Objekte (12)
An accurate compact CMOS transistor model with the special emphasis on analog circuits simulation
Fully electronic CMOS DNA sensor chip
Schnelle MOS-Switch-Level-Simulation auf einer Änderungsflussarchitektur
Metal gate development for nano-CMOS technologies
Inter-Chip-Kommunikation mit BiCMOS-Schaltungen
Entwicklung eines chronocoulometrischen hoch integrierten CMOS-DNA-Wasseranalysesystems
Optimierungsstrategien zum Entwurf selbstgetakteter anwendungsspezifischer integrierter CMOS-Schaltungen
Prozessintegration von EEPROM-Modulen für ASIC-CMOS-Technologien
Analyse der menschlichen Zuverlässigkeit bei Kommissioniertätigkeiten
Zuverlässigkeit von Kariesrisikovoraussagen aufgrund von Speichelanalysen
Thermomechanische Behandlung beim Ringwalzen : Modelle zur schnellen Simulation der Gefügeevolution
Simulationsverfahren zur effizienten Abschätzung der Leistungsaufnahme digitaler CMOS-Schaltungen
An accurate compact CMOS transistor model with the special emphasis on analog circuits simulation
Fully electronic CMOS DNA sensor chip
Schnelle MOS-Switch-Level-Simulation auf einer Änderungsflussarchitektur
Metal gate development for nano-CMOS technologies
Inter-Chip-Kommunikation mit BiCMOS-Schaltungen
Entwicklung eines chronocoulometrischen hoch integrierten CMOS-DNA-Wasseranalysesystems
Optimierungsstrategien zum Entwurf selbstgetakteter anwendungsspezifischer integrierter CMOS-Schaltungen
Prozessintegration von EEPROM-Modulen für ASIC-CMOS-Technologien
Analyse der menschlichen Zuverlässigkeit bei Kommissioniertätigkeiten
Zuverlässigkeit von Kariesrisikovoraussagen aufgrund von Speichelanalysen
Thermomechanische Behandlung beim Ringwalzen : Modelle zur schnellen Simulation der Gefügeevolution
Simulationsverfahren zur effizienten Abschätzung der Leistungsaufnahme digitaler CMOS-Schaltungen
An accurate compact CMOS transistor model with the special emphasis on analog circuits simulation
Fully electronic CMOS DNA sensor chip
Schnelle MOS-Switch-Level-Simulation auf einer Änderungsflussarchitektur
Metal gate development for nano-CMOS technologies
Inter-Chip-Kommunikation mit BiCMOS-Schaltungen
Entwicklung eines chronocoulometrischen hoch integrierten CMOS-DNA-Wasseranalysesystems
Optimierungsstrategien zum Entwurf selbstgetakteter anwendungsspezifischer integrierter CMOS-Schaltungen
Prozessintegration von EEPROM-Modulen für ASIC-CMOS-Technologien
Analyse der menschlichen Zuverlässigkeit bei Kommissioniertätigkeiten
Zuverlässigkeit von Kariesrisikovoraussagen aufgrund von Speichelanalysen
Thermomechanische Behandlung beim Ringwalzen : Modelle zur schnellen Simulation der Gefügeevolution