Hochschulschrift
Architecture design for distributed mixed-criticality systems based on multi-core chips
- Standort
-
Deutsche Nationalbibliothek Frankfurt am Main
- Umfang
-
Online-Ressource
- Sprache
-
Englisch
- Anmerkungen
-
Siegen, Universität Siegen, Dissertation, 2017
- Klassifikation
-
Architektur
- Schlagwort
-
Netzwerktopologie ; Sicherheitskritisches System ; Mehrkernprozessor ; Scheduling ; Zeitgesteuertes System
- Ereignis
-
Veröffentlichung
- (wo)
-
Siegen
- (wer)
-
Universitätsbibliothek der Universität Siegen
- (wann)
-
2017
- Urheber
- URN
-
urn:nbn:de:hbz:467-11314
- Rechteinformation
-
Der Zugriff auf das Objekt ist unbeschränkt möglich.
- Letzte Aktualisierung
-
15.08.2025, 07:29 MESZ
Datenpartner
Dieses Objekt wird bereitgestellt von:
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Objekttyp
- Hochschulschrift
Beteiligte
- Abuteir, Mohammed
- Universitätsbibliothek der Universität Siegen
Entstanden
- 2017
Ähnliche Objekte (12)
Analysis of Inter-Chip Communication Patterns on Multi-Core Distributed Shared-Memory Computers
Multi-core symbolic bisimulation minimisation
parMERASA Multi-core RTOS Kernel
Query processing on multi-core architectures
Algorithm libraries for multi-core processors
Communication security for distributed mixed-criticality systems
Network coding strategies for multi-core architectures
MCSTL: the multi-core standard template library
Scalable Consistency in the Multi-core Era
Sylvan: multi-core framework for decision diagrams
Network Coding Strategies for Multi-Core Architectures
SHAP — Scalable Multi-Core Java Bytecode Processor
Analysis of Inter-Chip Communication Patterns on Multi-Core Distributed Shared-Memory Computers
Multi-core symbolic bisimulation minimisation
parMERASA Multi-core RTOS Kernel
Query processing on multi-core architectures
Algorithm libraries for multi-core processors
Communication security for distributed mixed-criticality systems
Network coding strategies for multi-core architectures
MCSTL: the multi-core standard template library
Scalable Consistency in the Multi-core Era
Sylvan: multi-core framework for decision diagrams
Network Coding Strategies for Multi-Core Architectures
SHAP — Scalable Multi-Core Java Bytecode Processor
Analysis of Inter-Chip Communication Patterns on Multi-Core Distributed Shared-Memory Computers
Multi-core symbolic bisimulation minimisation
parMERASA Multi-core RTOS Kernel
Query processing on multi-core architectures
Algorithm libraries for multi-core processors
Communication security for distributed mixed-criticality systems
Network coding strategies for multi-core architectures
MCSTL: the multi-core standard template library
Scalable Consistency in the Multi-core Era
Sylvan: multi-core framework for decision diagrams
Network Coding Strategies for Multi-Core Architectures