Hochschulschrift
RISC und CISC : Optimierung und Vergleich von Architekturen
- Standort
-
Deutsche Nationalbibliothek Frankfurt am Main
- Maße
-
30 cm
- Umfang
-
VI, 377 S.
- Sprache
-
Deutsch
- Anmerkungen
-
graph. Darst.
Erscheint in 2 Bd.
Saarbrücken, Univ., Diss., 1991
- Urheber
-
Müller, Silvia Melitta
- Inhaltsverzeichnis
- Rechteinformation
-
Bei diesem Objekt liegt nur das Inhaltsverzeichnis digital vor. Der Zugriff darauf ist unbeschränkt möglich.
- Letzte Aktualisierung
-
11.06.2025, 14:18 MESZ
Datenpartner
Dieses Objekt wird bereitgestellt von:
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Objekttyp
- Hochschulschrift
Beteiligte
- Müller, Silvia Melitta
Ähnliche Objekte (12)
Generische Low-Level Optimierungen für RISC-Architekturen
Ein Vergleich von CISC- und RISC-Architekturen
Ein Vergleich von CISC- und RISC-Architekturen
Befehlssatzentwurf und Codedichte-Optimierung für RISC-Prozessoren
RISC-Architekturen : Systeme, optimierende Compiler, Anwendungen, Leistungsmessung
Eine für Bildverarbeitungsverfahren optimierte hochparallele RISC-Architektur
Entwicklung eines generischen Codegenerators für RISC-Architekturen
Risc
RISC-Architekturen : Systeme, optimierende Compiler, Anwendungen, Leistungsmessung, Parallelismus
Eine konfigurierbare RISC-, Coprozessor-Architektur zur Echtzeitverarbeitung von Objekterkennungsverfahren
Das RISC-Konzept
Modula 2 auf einem RISC : Realisierung u. Vergleich
Generische Low-Level Optimierungen für RISC-Architekturen
Ein Vergleich von CISC- und RISC-Architekturen
Ein Vergleich von CISC- und RISC-Architekturen
Befehlssatzentwurf und Codedichte-Optimierung für RISC-Prozessoren
RISC-Architekturen : Systeme, optimierende Compiler, Anwendungen, Leistungsmessung
Eine für Bildverarbeitungsverfahren optimierte hochparallele RISC-Architektur
Entwicklung eines generischen Codegenerators für RISC-Architekturen
Risc
RISC-Architekturen : Systeme, optimierende Compiler, Anwendungen, Leistungsmessung, Parallelismus
Eine konfigurierbare RISC-, Coprozessor-Architektur zur Echtzeitverarbeitung von Objekterkennungsverfahren
Das RISC-Konzept
Modula 2 auf einem RISC : Realisierung u. Vergleich
Generische Low-Level Optimierungen für RISC-Architekturen
Ein Vergleich von CISC- und RISC-Architekturen
Ein Vergleich von CISC- und RISC-Architekturen
Befehlssatzentwurf und Codedichte-Optimierung für RISC-Prozessoren
RISC-Architekturen : Systeme, optimierende Compiler, Anwendungen, Leistungsmessung
Eine für Bildverarbeitungsverfahren optimierte hochparallele RISC-Architektur
Entwicklung eines generischen Codegenerators für RISC-Architekturen
Risc
RISC-Architekturen : Systeme, optimierende Compiler, Anwendungen, Leistungsmessung, Parallelismus
Eine konfigurierbare RISC-, Coprozessor-Architektur zur Echtzeitverarbeitung von Objekterkennungsverfahren
Das RISC-Konzept