- Weitere Titel
-
Verifikation und Synthese analoger Power-Down-Schaltungen
- Standort
-
Deutsche Nationalbibliothek Frankfurt am Main
- Umfang
-
Online-Ressource
- Sprache
-
Englisch
- Anmerkungen
-
München, Technische Universität München, Dissertation, 2017
- Klassifikation
-
Elektrotechnik, Elektronik
- Ereignis
-
Veröffentlichung
- (wo)
-
München
- (wer)
-
Universitätsbibliothek der TU München
- (wann)
-
2017
- Urheber
- Beteiligte Personen und Organisationen
-
Gräb, Helmut
Günhan, Dündar
- URN
-
urn:nbn:de:bvb:91-diss-20170217-1335625-1-9
- Rechteinformation
-
Der Zugriff auf das Objekt ist unbeschränkt möglich.
- Letzte Aktualisierung
-
14.08.2025, 10:48 MESZ
Datenpartner
Dieses Objekt wird bereitgestellt von:
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Objekttyp
- Hochschulschrift
Beteiligte
- Zwerger, Michael
- Gräb, Helmut
- Günhan, Dündar
- Universitätsbibliothek der TU München
Entstanden
- 2017
Ähnliche Objekte (12)
Hierarchical Verification and Hierarchical Synthesis of the Power-Down Mode of Analog Circuits
Formal verification methodologies for nonlinear analog circuits
Formal verification methodologies for nonlinear analog circuits
Formal abstraction and verification of analog circuits
Time Constrained Verification of Analog Circuits using Model-Checking Algorithms
Time constrained verification of analog circuits using model-checking algorithms
Analog electronic circuits
Interval Methods for Analog Circuits
Layout synthesis of analog integrated circuits
Layout synthesis of analog integrated circuits
Discrete sizing of analog integrated circuits
Discrete Sizing of Analog Integrated Circuits
Hierarchical Verification and Hierarchical Synthesis of the Power-Down Mode of Analog Circuits
Formal verification methodologies for nonlinear analog circuits
Formal verification methodologies for nonlinear analog circuits
Formal abstraction and verification of analog circuits
Time Constrained Verification of Analog Circuits using Model-Checking Algorithms
Time constrained verification of analog circuits using model-checking algorithms
Analog electronic circuits
Interval Methods for Analog Circuits
Layout synthesis of analog integrated circuits
Layout synthesis of analog integrated circuits
Discrete sizing of analog integrated circuits
Discrete Sizing of Analog Integrated Circuits
Hierarchical Verification and Hierarchical Synthesis of the Power-Down Mode of Analog Circuits
Formal verification methodologies for nonlinear analog circuits
Formal verification methodologies for nonlinear analog circuits
Formal abstraction and verification of analog circuits
Time Constrained Verification of Analog Circuits using Model-Checking Algorithms
Time constrained verification of analog circuits using model-checking algorithms
Analog electronic circuits
Interval Methods for Analog Circuits
Layout synthesis of analog integrated circuits
Layout synthesis of analog integrated circuits
Discrete sizing of analog integrated circuits