Time Constrained Verification of Analog Circuits using Model-Checking Algorithms
- Standort
-
Deutsche Nationalbibliothek Frankfurt am Main
- Umfang
-
Online-Ressource
- Sprache
-
Englisch
- Erschienen in
-
In: Grabowski, D.; Platte, D.; Hedrich, L.; Barke, E.: Time Constrained Verification of Analog Circuits using Model-Checking Algorithms. In: Electronic Notes in Theoretical Computer Science 153 (2006), Nr. 3, S. 37-52. DOI: https://doi.org/10.1016/j.entcs.2006.01.026
- Klassifikation
-
Politik
- Ereignis
-
Veröffentlichung
- (wo)
-
Hannover
- (wer)
-
Gottfried Wilhelm Leibniz Universität Hannover
- (wann)
-
2006
- Ereignis
-
Veröffentlichung
- (wo)
-
Hannover
- (wer)
-
Technische Informationsbibliothek (TIB)
- (wann)
-
2006
- Urheber
- DOI
-
10.15488/1925
- URN
-
urn:nbn:de:101:1-2020080807554719244357
- Rechteinformation
-
Der Zugriff auf das Objekt ist unbeschränkt möglich.
- Letzte Aktualisierung
-
14.08.2025, 10:56 MESZ
Datenpartner
Dieses Objekt wird bereitgestellt von:
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Beteiligte
- Grabowski, Darius
- Platte, Daniel
- Hedrich, Lars
- Barke, Erich
- Gottfried Wilhelm Leibniz Universität Hannover
- Technische Informationsbibliothek (TIB)
Entstanden
- 2006
Ähnliche Objekte (12)
Time constrained verification of analog circuits using model-checking algorithms
Formal verification methodologies for nonlinear analog circuits
Formal verification methodologies for nonlinear analog circuits
Formal abstraction and verification of analog circuits
Verification and Synthesis of Analog Power-Down Circuits
Analog electronic circuits
Hierarchical Verification and Hierarchical Synthesis of the Power-Down Mode of Analog Circuits
Using model checking for system verification
Equivalence checking of quantum circuits by nonlocality
Interval Methods for Analog Circuits
Ansätze zum Model-Checking nichtlinearer analoger Systeme
SPIN model checking and software verification ; proceedings
Time constrained verification of analog circuits using model-checking algorithms
Formal verification methodologies for nonlinear analog circuits
Formal verification methodologies for nonlinear analog circuits
Formal abstraction and verification of analog circuits
Verification and Synthesis of Analog Power-Down Circuits
Analog electronic circuits
Hierarchical Verification and Hierarchical Synthesis of the Power-Down Mode of Analog Circuits
Using model checking for system verification
Equivalence checking of quantum circuits by nonlocality
Interval Methods for Analog Circuits
Ansätze zum Model-Checking nichtlinearer analoger Systeme
SPIN model checking and software verification ; proceedings
Time constrained verification of analog circuits using model-checking algorithms
Formal verification methodologies for nonlinear analog circuits
Formal verification methodologies for nonlinear analog circuits
Formal abstraction and verification of analog circuits
Verification and Synthesis of Analog Power-Down Circuits
Analog electronic circuits
Hierarchical Verification and Hierarchical Synthesis of the Power-Down Mode of Analog Circuits
Using model checking for system verification
Equivalence checking of quantum circuits by nonlocality
Interval Methods for Analog Circuits
Ansätze zum Model-Checking nichtlinearer analoger Systeme