Hochschulschrift
Integrierte Architektur für das Testen und Debuggen von System-on-Chips
- Standort
-
Deutsche Nationalbibliothek Frankfurt am Main
- ISBN
-
9783832247508
3832247505
- Maße
-
21 cm, 224 gr.
- Umfang
-
IV, 132 S.
- Sprache
-
Deutsch
- Anmerkungen
-
graph. Darst.
Zugl.: Darmstadt, Techn. Univ., Diss., 2005
- Klassifikation
-
Ingenieurwissenschaften und Maschinenbau
- Schlagwort
-
Entwurfsautomation
System-on-Chip
Debugging
Built-in self test
Testmustergenerator
Wiederverwendung
Architektur
Testen
System-on-Chip
Boundary scan
Implementierung
- Ereignis
-
Veröffentlichung
- (wo)
-
Aachen
- (wer)
-
Shaker
- (wann)
-
2006
- Urheber
-
Ludewig, Ralf
- Inhaltsverzeichnis
- Rechteinformation
-
Bei diesem Objekt liegt nur das Inhaltsverzeichnis digital vor. Der Zugriff darauf ist unbeschränkt möglich.
- Letzte Aktualisierung
-
11.06.2025, 13:52 MESZ
Datenpartner
Dieses Objekt wird bereitgestellt von:
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Objekttyp
- Hochschulschrift
Beteiligte
- Ludewig, Ralf
- Shaker
Entstanden
- 2006
Ähnliche Objekte (12)
Integrierte piezosensitive und kapazitive Ein-Chip-Silizium-Mikrofone
Integrierte Planung, Bd. 1
Virtual ESD test : an ESD analysis methodology at chip level
Eine integrierte Dienstmanagement-Architektur für die qualitätsgesicherte Bereitstellung von Netz- und Systemdiensten
Pulslängenkodierte Chip-zu-Chip-Datenübertragung
Untersuchung und Entwicklung kontaktloser Tests von digitalen integrierten Schaltungen mit dem Flüssigkristall-Potentialkontrast
Lifecycle-integrierte Produktentwicklungsumgebung
Zielkostenmanagement in integrierten Produkterstellungsprozessen
MOS-kompatible Temperaturerfassung zur On-Chip-Temperaturkompensation auf Single-Chip-Mikrosystemen
Entwurfsmethoden für verlustarme integrierte Schaltungen
Integrierte Produktentwicklung durch Value Management
Integrierte kooperative Arbeits- und Betriebsmittelplanung
Integrierte piezosensitive und kapazitive Ein-Chip-Silizium-Mikrofone
Integrierte Planung, Bd. 1
Virtual ESD test : an ESD analysis methodology at chip level
Eine integrierte Dienstmanagement-Architektur für die qualitätsgesicherte Bereitstellung von Netz- und Systemdiensten
Pulslängenkodierte Chip-zu-Chip-Datenübertragung
Untersuchung und Entwicklung kontaktloser Tests von digitalen integrierten Schaltungen mit dem Flüssigkristall-Potentialkontrast
Lifecycle-integrierte Produktentwicklungsumgebung
Zielkostenmanagement in integrierten Produkterstellungsprozessen
MOS-kompatible Temperaturerfassung zur On-Chip-Temperaturkompensation auf Single-Chip-Mikrosystemen
Entwurfsmethoden für verlustarme integrierte Schaltungen
Integrierte Produktentwicklung durch Value Management
Integrierte kooperative Arbeits- und Betriebsmittelplanung
Integrierte piezosensitive und kapazitive Ein-Chip-Silizium-Mikrofone
Integrierte Planung, Bd. 1
Virtual ESD test : an ESD analysis methodology at chip level
Eine integrierte Dienstmanagement-Architektur für die qualitätsgesicherte Bereitstellung von Netz- und Systemdiensten
Pulslängenkodierte Chip-zu-Chip-Datenübertragung
Untersuchung und Entwicklung kontaktloser Tests von digitalen integrierten Schaltungen mit dem Flüssigkristall-Potentialkontrast
Lifecycle-integrierte Produktentwicklungsumgebung
Zielkostenmanagement in integrierten Produkterstellungsprozessen
MOS-kompatible Temperaturerfassung zur On-Chip-Temperaturkompensation auf Single-Chip-Mikrosystemen
Entwurfsmethoden für verlustarme integrierte Schaltungen
Integrierte Produktentwicklung durch Value Management