Hochschulschrift
Interference-sensitive Worst-case Execution Time Analysis for Multi-core Processors
- Location
-
Deutsche Nationalbibliothek Frankfurt am Main
- Extent
-
Online-Ressource
- Language
-
Englisch
- Notes
-
Augsburg, Universität Augsburg, Diss., 2014
- Classification
-
Informatik
- Keyword
-
Worst-Case-Laufzeit
Mehrkernprozessor
- Event
-
Veröffentlichung
- (where)
-
Augsburg
- (who)
-
Universität Augsburg
- (when)
-
2014
- Creator
-
Nowotsch, Jan
- Contributor
-
Ungerer, Theo
- URN
-
urn:nbn:de:bvb:384-opus4-28406
- Rights
-
Der Zugriff auf das Objekt ist unbeschränkt möglich.
- Last update
-
14.08.2025, 10:44 AM CEST
Data provider
This object is provided by:
Deutsche Nationalbibliothek. If you have any questions about the object, please contact the data provider.
Deutsche Nationalbibliothek. If you have any questions about the object, please contact the data provider.
Object type
- Hochschulschrift
Associated
- Nowotsch, Jan
- Ungerer, Theo
- Universität Augsburg
Time of origin
- 2014
Other Objects (12)
Virtual Timing Isolation Safety-Net for Multicore Processors
Fault-tolerant Execution of Parallel Applications on x86 Multi-core Processors with Hardware Transactional Memory
![Aktionsausschuß des deutschen Erfinderrings (Hrsg.), Erfinder sprechen, anläßlich des 30jährigen Bestehens der Bayerischen Erfinder-Schutzvereinigung, des 25jährigen Jubiläums des Präsidenten Theo Ungerer und der 900-Jahrfeier der Stadt Nürnberg, Nürnberg [1950]](/assets/placeholder/searchResultMediaNoDigitisedMedia.png)
Aktionsausschuß des deutschen Erfinderrings (Hrsg.), Erfinder sprechen, anläßlich des 30jährigen Bestehens der Bayerischen Erfinder-Schutzvereinigung, des 25jährigen Jubiläums des Präsidenten Theo Ungerer und der 900-Jahrfeier der Stadt Nürnberg, Nürnberg [1950]
Multicore-Entwicklungsplattform für den Automobilbereich
Timing Analysable Synchronisation Techniques for Parallel Programs on Embedded Multi-Cores
Performanceanalyse und plattformspezifische Optimierungen am Beispiel des Grid-ALU-Prozessors
Zweistufige, Planer-basierte Organic Computing Middleware
Analysable Instruction Memories for Hard Real-Time Systems
Task-Platzierung auf Many-Core-Prozessoren mit fehlerhaften Komponenten
Energy-Efficient and Secure System Architecture for Wireless Sensor Networks
Feingranulare Korrektheitsprüfung des Kontrollflusses von Echtzeitsystemen
Increasing the Robustness of Self-Organizing Systems By Means of Trust Practices
Virtual Timing Isolation Safety-Net for Multicore Processors
Fault-tolerant Execution of Parallel Applications on x86 Multi-core Processors with Hardware Transactional Memory
Aktionsausschuß des deutschen Erfinderrings (Hrsg.), Erfinder sprechen, anläßlich des 30jährigen Bestehens der Bayerischen Erfinder-Schutzvereinigung, des 25jährigen Jubiläums des Präsidenten Theo Ungerer und der 900-Jahrfeier der Stadt Nürnberg, Nürnberg [1950]
Multicore-Entwicklungsplattform für den Automobilbereich
Timing Analysable Synchronisation Techniques for Parallel Programs on Embedded Multi-Cores
Performanceanalyse und plattformspezifische Optimierungen am Beispiel des Grid-ALU-Prozessors
Zweistufige, Planer-basierte Organic Computing Middleware
Analysable Instruction Memories for Hard Real-Time Systems
Task-Platzierung auf Many-Core-Prozessoren mit fehlerhaften Komponenten
Energy-Efficient and Secure System Architecture for Wireless Sensor Networks
Feingranulare Korrektheitsprüfung des Kontrollflusses von Echtzeitsystemen
Increasing the Robustness of Self-Organizing Systems By Means of Trust Practices
Virtual Timing Isolation Safety-Net for Multicore Processors
Fault-tolerant Execution of Parallel Applications on x86 Multi-core Processors with Hardware Transactional Memory
Aktionsausschuß des deutschen Erfinderrings (Hrsg.), Erfinder sprechen, anläßlich des 30jährigen Bestehens der Bayerischen Erfinder-Schutzvereinigung, des 25jährigen Jubiläums des Präsidenten Theo Ungerer und der 900-Jahrfeier der Stadt Nürnberg, Nürnberg [1950]
Multicore-Entwicklungsplattform für den Automobilbereich
Timing Analysable Synchronisation Techniques for Parallel Programs on Embedded Multi-Cores
Performanceanalyse und plattformspezifische Optimierungen am Beispiel des Grid-ALU-Prozessors
Zweistufige, Planer-basierte Organic Computing Middleware
Analysable Instruction Memories for Hard Real-Time Systems
Task-Platzierung auf Many-Core-Prozessoren mit fehlerhaften Komponenten
Energy-Efficient and Secure System Architecture for Wireless Sensor Networks
Feingranulare Korrektheitsprüfung des Kontrollflusses von Echtzeitsystemen