Hochschulschrift
Effective communication methods for many core architectures with on chip networks in the absence of cache coherence
- Weitere Titel
-
Effektive Kommunikationsmethoden für Manycore-Architekturen mit on-chip Netzwerken bei fehlender Cache-Kohärenz
- Standort
-
Deutsche Nationalbibliothek Frankfurt am Main
- Umfang
-
Online-Ressource
- Sprache
-
Englisch
- Anmerkungen
-
Aachen, Techn. Hochsch., Dissertation, 2015
- Klassifikation
-
Informatik
- Ereignis
-
Veröffentlichung
- (wo)
-
Aachen
- (wer)
-
Universitätsbibliothek der RWTH Aachen
- (wann)
-
2016
- Urheber
- Beteiligte Personen und Organisationen
- URN
-
urn:nbn:de:hbz:82-rwth-2015-060972
- Rechteinformation
-
Der Zugriff auf das Objekt ist unbeschränkt möglich.
- Letzte Aktualisierung
-
25.03.2025, 13:50 MEZ
Datenpartner
Dieses Objekt wird bereitgestellt von:
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Objekttyp
- Hochschulschrift
Beteiligte
- Reble, Pablo
- Mathar, Rudolf
- Müller, Matthias S.
- Universitätsbibliothek der RWTH Aachen
Entstanden
- 2016
Ähnliche Objekte (12)
Proximity Scheme for Instruction Caches in Tiled CMP Architectures
Cache-Cache
Cache-cache
Communication Infrastructure Modeling of Many-Core Architectures
Co-scheduling on Upcoming Many-Core Architectures
Communication infrastructure modeling of many-core architectures
Scalable Task Schedulers for Many-Core Architectures
One-sided communication on a non-cache-coherent many-core architecture
Cache
Caché
Caché
Caché
Proximity Scheme for Instruction Caches in Tiled CMP Architectures
Cache-Cache
Cache-cache
Communication Infrastructure Modeling of Many-Core Architectures
Co-scheduling on Upcoming Many-Core Architectures
Communication infrastructure modeling of many-core architectures
Scalable Task Schedulers for Many-Core Architectures
One-sided communication on a non-cache-coherent many-core architecture
Cache
Caché
Caché
Caché
Proximity Scheme for Instruction Caches in Tiled CMP Architectures
Cache-Cache
Cache-cache
Communication Infrastructure Modeling of Many-Core Architectures
Co-scheduling on Upcoming Many-Core Architectures
Communication infrastructure modeling of many-core architectures
Scalable Task Schedulers for Many-Core Architectures
One-sided communication on a non-cache-coherent many-core architecture
Cache
Caché
Caché